《电工学 电子技术 第2版 教学课件 ppt 作者 董传岱 第11章》由会员分享，可在线阅读，更多相关《电工学 电子技术 第2版 教学课件 ppt 作者 董传岱 第11章（79页珍藏版）》请在金锄头文库上搜索。
1、第11章 数据的存储、采集与转换,11.1半导体存储器,11.2采样和保持电路,11.3 数模转换电路,11.4 模数转换电路,2 掌握随机存取存储器（RAM）和只读存储器（ROM）的类型及应用;,教学基本要求:,1掌握存储器的类型；,熟悉D/A, A/D 转换器的典型电路及转换原理;,4.熟悉D/A, A/D转换器的主要转换指标.,5. 了解D/A、A/D转换常用芯片的使用方法。,半导体存储器分类：,按功能,只读存储器（ROM）,随机存取存储器（RAM）,顺序存取存储器（sAM）,11.1半导体存储器,11.1.1 只读存储器ROM,11.1.1.1 ROM的电路结构,图11-1 ROM的结
2、构图,ROM矩阵的容量=字数位数=2nM,11.1.1.2 ROM的工作原理,W0W3四条字线,表达式为,输出D3D2D1D0与地址译码器输出 端字线W0W3的逻辑关系为,把W0W3与输入地址码A1A0关系代入有,在绘制中、大规模集成电路的逻辑图时,为了方便 起见常用如图11-3所示的简化画法,有二极管的存 储单元用一黑点表示。,例11-1 用简化的ROM存储矩阵设计全加器。,解： 首先列出真值表,逻辑函数表达式,存储器的简化矩阵阵列图如图所示。,由双极型晶体管和MOS型场效应管构成的存储矩 阵分别如图所示。,一次编程只读存储器PROM,结构示意图,11.1.2 随机存取存储器(RAM),11
3、.1.2.1 RAM的基本结构和工作原理,1存储矩阵,存储矩阵：由存储单元(即位)构成，一个存储单元存储一位二进制数码“1”或“0”。存储器是以字为单位进行存储的。,存储容量, 存储器含存储单元的总个(位)数。,2地址译码,存储容量 = 字数（word） 位数（bit）,地址译码电路的功能是实现字的选择，每输入一 组地址码就选择出一个字，只能对选择出的这个 字进行读操作或写操作。,3读/写控制电路与片选控制电路,读/写控制电路用于对电路的工作状态进行控制。,当R/W=1时，执行读操作，R/W=0时，执行写操作。,4片选控制,当CS=0时，选中该片RAM工作， CS=1时该片 RAM不工作。,如
4、图所示电路是一个10244位RAM的实例2l14 的结构框图。,11.1.2.2 RAM容量的扩展,1位扩展（字长扩展）,地址线、读/写控制线、片选线并联,输入/ 输出线分开使用,如用 2 片 1024 4 位 RAM 扩展为 1024 8 位 RAM,2字扩展（地址扩展）,字数的扩展可利用外加译码器控制存储器芯片的片选输入端CS来实现。,如 将1024 4的RAM扩展为4K4位的RAM,11.2采样和保持电路,采样和保持电路的任务是当输入信号变化较快时，要求输出信号能快速而准确的跟随输入信号的变化进行间隔采样，在两次采样之间保持上一次采样结束时的状态，,如图所示电路为采样保持电路的原理图和输
5、出波形, 采样保 持电路由运算放大器、保持电容C和开关S组成。,合理的采样频率由采样定理确定。,采样定理：设采样信号S(t)的频率为fs，输入模拟信I(t)的最高频率分量的频率为fimax，,则 fs 2fimax,如图所示电路是集成采样保持电路LF198的电路原理图及 符号。,11.3 数模转换电路,将模拟量转换为数字量的装置称为模数转换器(简称A/D转 换器或ADC)；,数模转换器是计算机与外部设备的重要接口,也是数字测量 和数字控制系统的重要部件。,11.3.1 D/A转换器的基本原理,一个n位二进制数可表示为,其最高位到最低的权依此为,输出模拟量与输入数字量的关系为,11.3.2倒T形
6、电阻网络D/A转换器,从参考电压端输入的电流为,根据分流公式得到各支路电流,输出电压,当RF=R时,上式可表示为,如果是n位D/A转换器,当RF=R时,输出模拟电压值可表示为,11.3.3集成D/A转换器,AD7524(CB7520)是CMOS单片低功耗8位并行D/A转换器。,该芯片的主要引出脚有：,VDD：供电电压正端；,GND：接地端；,UREF：为基准电源端；,RF：反馈电阻端；,D0D7：为输入数据端；,OUT1、OUT2 电阻网络的 电流输出端；,：为片选端；,:为写入控制端.,11.3.4 D/A转换器的主要参数,1.分辨率,分辨率=,例10位D/A转换器的分辨率为,2转换精度,D
7、/A转换器的转换精度是指输出模拟电压的实际值与 理想值之差，即最大静态转换误差。,3转换时间（输出建立时间）,从输入数字信号起，到输出电压或电流到达稳定值时所 需要的时间，称为转换时间（输出建立时间）。,11.4 模数转换电路,11.4.1 A/D转换器的基本原理,A/D转换器的基本原理框图如图所示，,为将模拟信号转换为数字量，在A/D转换过程中，还必须将采样-保持电路的输出电压，按某种近似方式归化到相应离散电平上，这一转化过程称为数值量化，简称量化。,量化过程中所取最小数量单位称为量化单位，用表示。,在量化过程中由于采样电压不一定能被整除，所以量化前 后不可避免地存在误差，此误差我们称之为量
8、化误差，用表示。,量化后的数值最后还需通过编码过程用一个代码表示出来。,经编码后得到的代码就是A/D转换器输出的数字量。,两种近似量化方法：去尾法和四舍五入法。,11.4.2 逐次比较型A/D转换器,逐次比较转换过程和用天平称物体的重量非常相似。,如分别用重4g,2g,1g的砝码去秤重5g的物体，秤重过程 如表11-4所示.,逐次比较型A/D转换器原理框图如图所示，是由顺序脉冲发 生器，逐次逼近寄存器，D/A转换器和电压比较器等几部分 组成。,逐次比较型A/D转换器电路如图所示。,11.4.3 集成A/D转换器,ADC0804是用CMOS集成工艺制成的逐次比较型模数转 换芯片。,11.4.4
9、A/D转换器的主要技术指标,1分辨率,A/D转换器的分辨率是指输出数字量变化一个最低有效为 LSB所对应的输入模拟电压的变化量。,例如输入模拟电压的变化范围为010V，输出为10位数码， 则分辨率为,2转换误差,转换误差表示A/D转换器实际输出的数字量和理论上的输出 数字量之间的差别。,3 转换时间,转换时间是指A/D转换器从转换控制信号到来开始，到输出 端得到稳定的数字信号所经过的时间。,10.1 寄存器,寄存器,数码寄存器,移位寄存器,10.1.1 数码寄存器,图10-1 四位数码寄存器,10.1.2 移位寄存器,单向移位寄存器,双向移位寄存器,移位寄存器,10.1.2.1单向移位寄存器,
10、图10-2 由D触发器组成的四位右移寄存器,图10-3 四位左移寄存器,10.1.2.2集成双向移位寄存器74LS194,图10-4 集成双向移位寄存器74LS194,同步,按数值增减趋势,加计数器 Up Counter,减计数器 Down Counter,可逆计数器 Up/Down Counter,按FF状态更新时刻,异步,-所有FF的状态同时更新，共用一个CP,-所有FF的状态不同时更新，不共用一个CP,按状态变量使用的编码,二进制计数器 Binary,二-十进制计数器 BCD,N进制计数器 Another,计数器的分类,10.2 计数器,10.2.1 二进制计数器,10.2.1.1 同步
11、二进制计数器,1电路组成,图10-5 三个JK触发器组成的同步二进制加法计数器,2工作原理,各位JK触发器的J、K端的逻辑表达式为,图10-6 时序图,图 10-7 3位二进制加法计数器的状态转换图,10.2.1.2 异步二进制计数器,10-8 三位异步二进制加法计数器,各位JK触发器的J、K端的输入为：,J0=K0=1 J1=K1=1 J2=K2=1,图10-9 工作波形图,10-10 三位异步二进制减法计数器,10.2.1.3 集成二进制计数器,图10-11,a) 161的逻辑电路图,图10-11 74161的引脚图和符号 b) 引脚图 c)符号,10.2.2 同步十进制计数器,10.2.
12、2.1 同步十进制加法计数器,图10-12 8421BCD同步十进制加法计数器,图10-13十进制加法计数器的有效状态图和工作波形,10.2.2.2 集成十进制计数器,图10-14 集成同步十进制计数器74LS160,10.2.3 利用集成计数器构成N进制计数器,在实际应用中，如果要设计各种进制的计数器， 可以直接选用集成计数器，外加适当的电路连 接而成。,10.2.3.1 集成计数器容量的扩展,N M 的情况 ：,已有的集成计数器是M 进制，需组成的是N 进制计数器 ,一片即可.,N M 的情况：,采用多片M进制计数器构成。,图10-15 集成计数器的级连,图10-15所示是把两片74161
13、级联起来构成的256 进制同步加法计数器。,10.2.3.2用反馈清零法获得任意进制计数器,图10-16所示的九进制计数器,就是借助74161的异步清 零功能实现的。,图10-17所示电路是该九进制计数器的主循环状态图。,教学基本要求:,1触发器的结构类型和功能分类及 触发器功能间的相互转换；,2 时序逻辑电路的特点及功能表示 方法；,3时序逻辑电路的分析方法和设计 方法.,9.1 触发器,特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存 下来，即具有记忆功能。,触发器是一种具有记忆功能的
14、逻辑单元电路，它能 储存一位二进制码,是构成时序电路的基本逻辑单元。,9.1.1 RS触发器,9.1.1.1 基本RS触发器,图9-1 基本RS触发器 a) 逻辑图 b） 逻辑符号,表9-1 基本RS触发器的状态表,从上述可知：基本RS触发器有两个稳定状态置位状态和 复位状态，并具有接收输入信号以及存储或记忆的功能，其 状态表见表9-1。,9.1.1.2 可控RS触发器,图9-2 可控RS触发器 a） 逻辑图 b） 图形符号,触发器的输出状态与R、S端输入状态的关系列在表9-2中。,表9-2 可控RS触发器的状态表,9.1.2 JK触发器和D触发器,9.1.2.1 JK触发器,图9-3 主从型
15、JK触发 a） 逻辑图 b） 逻辑符号,反映JK触发器的,和,、J、K之间的逻辑关系的,状态表，如表9-3所示。,表9-3 JK触发器的状态表,JK触发器的特性方程为,Qn+1 = J,+,CP下降沿到来后有效,9.1.2.2 D触发器,图9-4 D触发器的逻辑符号,表9-4 D触发器的状态表,D触发器的特性方程为,=,CP上升沿到来后有效,9.1.3 触发器功能间的相互转换,图9-5 转换示意图,转换的方法有多种，常用的一种方法为公式法,9.1.3.1 将JK触发器转换为D触发器,JK触发器的特性方程为,图9-6 JK触发器转换成D触发器的逻辑图,= J,+,与JK触发器的特性方程联立求解，
16、得,待求的D触发器的特性方程为,= D,9.1.3.2 D触发器转换为JK触发器,D触发器的特性方程,待求的JK触发器的特性方程,比较两特性方程得转换的逻辑图如图9-7所示。,图9-7 D触发器转换为JK触发器的逻辑图,9.1.3.3 JK触发器转换为T触发器,图9-8 JK触发器转换为T触发器的逻辑图,9.2 时序逻辑电路的分析方法,9.2.1 时序逻辑电路的特点及其分类,从功能上看，它的输出不仅与当时的输入有关，还与 当时电路的状态（也就是过去的输入）有关；,(2)从组成结构上看，一定存有记忆元件，也就是含有触发器。,时序电路,时序逻辑电路的特点,时序逻辑电路的分类,同步：,存储电路里所有触发器有一个统一的时钟源,异步：,没有统一的时钟脉冲,9.2.2 同步时序逻辑电路分析的基本步骤,(1)写出有关方程,(2)求电路的状态方程
