《MC9S12单片机原理及嵌入式应用开发技术 教学课件 ppt 作者 陈万忠 第2章 S12XS单片机的内部结构分析》由会员分享，可在线阅读，更多相关《MC9S12单片机原理及嵌入式应用开发技术 教学课件 ppt 作者 陈万忠 第2章 S12XS单片机的内部结构分析（85页珍藏版）》请在金锄头文库上搜索。
1、第2章 S12XS单片机的内部结构分析,主编,第2章 S12XS单片机的内部结构分析,2.1 MC9S12XS单片机的性能 2.2 CPU的构成 2.3 存储器 2.4 并行I/O口 2.5 时钟与复位模块,2.1 MC9S12XS单片机的性能,2.1.1 MC9S12XS内部模块 2.1.2 MC9S12XS单片机的引脚及功能,2.1.1 MC9S12XS内部模块,1) 16位CPU。 2) 内部ROM和RAM：64KB/128KB/256KB闪存或ROM存储程序，4KB/8KB/12KB RAM存储数据，4KB/8KB数据闪存空间存储掉电后不丢失的数据。 3) 多达91个通用输入/输出(I
2、/O)引脚：对所有的输入引脚，可配置上拉/下拉，可配置所有输出引脚的驱动力。 4) 16通道，12位A-D转换器：转换位数8位/10位/12位可选择，3s的10位单通道转换时间，结果数据左对齐或右对齐，外部和内部的转换触发能力，内部振荡器停止模式的转换，单次/连续转换模式，16个模拟输入通道的多路复用器，多通道扫描，引脚还可以用作数字I/O。 5) 标准定时器模块TIM：8通道16位输入捕捉或输出比较，16位自由运行的8位精度预分频器的计数器，1个16位脉冲累加器。,2.1.1 MC9S12XS内部模块,6) 周期中断定时器PIT：4通道24位递减计数器，超时中断和外围触发器，定时器起始通道调
3、整。 7) 脉冲宽度调制器PWM：多达8通道8位或4通道16位脉宽调制器，每通道的周期和占空比可编程，中心或边缘对齐输出，可编程的时钟选择逻辑，很宽的频率范围。 8) MSCAN模块：支持CAN 2.0 A、B两种协议，通信速率可达1 Mbit/s，两个接收缓冲区，3个发送缓冲区，有发送(TX)、接收(RX)、出错和唤醒4个独立的中断源。 9) 两个串行通信接口SCI：全双工或单线运行，13位的波特率选择，可编程的字符长度，支持LIN总线协议。 10) 串行外设接口模块SPI：可配置为8位或16位数据的长度，全双工或单线双向模式，双缓冲的发送和接收，数据MSB先移或LSB先移，串行时钟相位和极
4、性可选择。,2.1.1 MC9S12XS内部模块,11) 中断模块INT：7个级别的中断嵌套，每个中断源灵活分配中断级别，包括外部非可屏蔽中断、外部可屏蔽中断，还有内部中断。 12) 时钟和复位发生器CRG：COP看门狗，实时中断，时钟监控，停止模式下的快速唤醒，产生系统复位。 13) 内部锁相环模块PLL：不需要外部元件，可配置的选项以降低EMC辐射。 14) 片上电压调节模块：单电源供电，供电电压范围为3.1355.5V。 15) 环境温度范围宽：-4085、-40105、-40125。,2.1.1 MC9S12XS内部模块,图2-1 S12XS系列单片机内部模块及引脚框图,1) 16位C
5、PU。,2) 内部ROM和RAM：64KB/128KB/256KB闪存或ROM存储程序，4KB/8KB/12KB RAM存储数据，4KB/8KB数据闪存空间存储掉电后不丢失的数据。,3) 多达91个通用输入/输出(I/O)引脚：对所有的输入引脚，可配置上拉/下拉，可配置所有输出引脚的驱动力。,4) 16通道，12位A-D转换器：转换位数8位/10位/12位可选择，3s的10位单通道转换时间，结果数据左对齐或右对齐，外部和内部的转换触发能力，内部振荡器停止模式的转换，单次/连续转换模式，16个模拟输入通道的多路复用器，多通道扫描，引脚还可以用作数字I/O。,5) 标准定时器模块TIM：8通道16
6、位输入捕捉或输出比较，16位自由运行的8位精度预分频器的计数器，1个16位脉冲累加器。,6) 周期中断定时器PIT：4通道24位递减计数器，超时中断和外围触发器，定时器起始通道调整。,7) 脉冲宽度调制器PWM：多达8通道8位或4通道16位脉宽调制器，每通道的周期和占空比可编程，中心或边缘对齐输出，可编程的时钟选择逻辑，很宽的频率范围。,8) MSCAN模块：支持CAN 2.0 A、B两种协议，通信速率可达1 Mbit/s，两个接收缓冲区，3个发送缓冲区，有发送(TX)、接收(RX)、出错和唤醒4个独立的中断源。,9) 两个串行通信接口SCI：全双工或单线运行，13位的波特率选择，可编程的字符
7、长度，支持LIN总线协议。,10) 串行外设接口模块SPI：可配置为8位或16位数据的长度，全双工或单线双向模式，双缓冲的发送和接收，数据MSB先移或LSB先移，串行时钟相位和极性可选择。,11) 中断模块INT：7个级别的中断嵌套，每个中断源灵活分配中断级别，包括外部非可屏蔽中断、外部可屏蔽中断，还有内部中断。,12) 时钟和复位发生器CRG：COP看门狗，实时中断，时钟监控，停止模式下的快速唤醒，产生系统复位。,13) 内部锁相环模块PLL：不需要外部元件，可配置的选项以降低EMC辐射。,14) 片上电压调节模块：单电源供电，供电电压范围为3.1355.5V。,15) 环境温度范围宽：-4
8、085、-40105、-40125。,2.1.2 MC9S12XS单片机的引脚及功能,1. EXTAL和XTAL振荡器引脚 2.外部复位引脚 3.TEST测试引脚 4.BKGD 5.PE1/可屏蔽中断请求输入引脚 6.PE0/非可屏蔽中断请求输入引脚 7.I/O相关引脚 8.电源相关引脚,2.1.2 MC9S12XS单片机的引脚及功能,图2-2 112LQFP封装,2.1.2 MC9S12XS单片机的引脚及功能,图2-3 80QFP封装,2.1.2 MC9S12XS单片机的引脚及功能,图2-4 64LQFP封装,1. EXTAL和XTAL振荡器引脚,图2-5 MCU时钟电路,2.外部复位引脚,
9、RESET引脚为低电平有效的双向控制信号。它作为输入时，将其置成低电平，将使MCU回到一个已知初始化状态；作为输出时，当MCU内部复位源触发时，该引脚被拉低，用以表明复位状态。RESET有一个内部上拉电阻。,3.TEST测试引脚,TEST为输入引脚，它仅保留做出厂检验。该引脚有一个下拉电阻。注意：在正常应用时，TEST引脚必须连接到VSS,4.BKGD,BKGD /MODC引脚用作背景调试模式(BDM)通信。在复位期间，该引脚选择MCU的操作模式。在复位的上升沿，该引脚的状态被锁存到MODC位。BKGD引脚具有内部上拉电阻。,5.PE1/可屏蔽中断请求输入引脚,PE1可定义为通用的输入引脚或可
10、屏蔽中断请求输入引脚。IRQ信号可以从停止模式(STOP)或等待模式(WAIT)下唤醒MCU。,6.PE0/非可屏蔽中断请求输入引脚,PE0可定义为通用的输入引脚或非可屏蔽中断请求输入引脚。XIRQ信号可以从停止模式(STOP)或等待模式(WAIT)下唤醒MCU。如果该引脚为低电平，MCU将不能进入STOP模式。,7.I/O相关引脚,MC9S12XS系列MCU具有丰富的I/O端口资源，包括PORTA、PORTB、PORTE、PORTK、PORTT、PORTS、PORTM、PORTP、PORTH、PORTJ和PORTAD共11个。其中，PORTA、PORTB和PORTK作为通用I/O口，其他端口
11、除了作为通用I/O口外，还具有复用功能。PORTE中的IRQ和XIRQ引脚作为外部中断输入引脚；PORTT集成了TIM模块功能；PORTS集成了串口模块功能；PORTM集成了CAN模块功能；PORTP集成了PWM功能；PORTH和PORTJ可作为外部中断输入口，具有位输入信号跳变沿产生中断、唤醒CPU功能；PORTAD集成了A-D模块功能。,8.电源相关引脚,1)VDDR和VSSRMCU外部电源和地供电引脚：为内部稳压器提供电源输入。 2)VDD和VSS2、VSS3内核供电电源引脚：内部1.8V的电源和地，由内部稳压器为内核供电。 3)VDDF和VSS1NVM供电电源引脚：内部2.8V电源和地
12、，由内部稳压器为NVM供电。 4)VDDX2、VDDX1、VSSX2和VSSX1I/O驱动电源和地引脚：为I/O口驱动提供电源，所有VDDX引脚内部连接在一起，所有VSSX引脚内部连接在一起。 5)VDDA和VSSAA-D转换模块电源引脚：为A-D转换器提供电源，同时为内部稳压器提供电源。 6)VRH和VRLA-D转换模块参考电压和地引脚。,2.2 CPU的构成,2.2.1 算术逻辑单元(ALU) 2.2.2 控制单元 2.2.3 核心寄存器组,2.2.1 算术逻辑单元(ALU), 运算数的来源。 需要执行的运算。 运算结果的去向。,2.2.1 算术逻辑单元(ALU),图2-6 ALU示意图,
13、2.2.2 控制单元,1.程序计数器 2.指令寄存器(IR)、指令译码器及时序控制逻辑电路,1.程序计数器,1) PC具有自动加1功能。 2) 在执行有条件或无条件转移指令时，程序计数器将被置入(或修改)成新的数值，从而使程序的流向发生变化。 3) 在执行调用子程序指令或响应中断时，单片机自动完成以下动作：,2.指令寄存器(IR)、指令译码器及时序控制逻辑电路,图2-7 CPU执行指令的过程,2.2.3 核心寄存器组,1.累加器A、B 2.变址寄存器X、Y 3.堆栈指针(SP) 4.程序计数器(PC) 5.条件码寄存器(CCR),2.2.3 核心寄存器组,图2-8 核心寄存器组,2.3 存储器
14、,2.3.1 基本存储空间 2.3.2 扩展地址空间 2.3.3 全局存储器映射 2.3.4 MC9S12XS128全局存储器映射,2.3.1 基本存储空间,图2-9 S12X 64KB地 址空间分布,2.3.2 扩展地址空间,图2-10 S12X CPU对8M 寻址空间的分配,2.3.3 全局存储器映射,1.程序页面管理寄存器PPage 2. RAM页面管理寄存器RPage 3.数据闪存页面管理寄存器EPage,2.3.3 全局存储器映射,图2-11 S12X单片机存储器映射,1.程序页面管理寄存器PPage,图2-12 PPage地址映射,2. RAM页面管理寄存器RPage,图2-13
15、RPage地址映射,3.数据闪存页面管理寄存器EPage,图2-14 EPage地址映射,2.3.4 MC9S12XS128全局存储器映射,1.PPage 2.RPage 3.EPage,1.PPage,表2-1 MC9S12XS128的PPage逻辑地址与全局地址对应关系,2.RPage,表2-2 MC9S12XS128的RPage逻辑地址与全局地址对应关系,3.EPage, 一个8MB的全局映射，MMC定义了一个全局页面寄存器GPage，用于23位地址空间的访问； 一个64KB的局部映射，MMC定义了特定的请求资源页寄存器PPage、RPage和EPage，利用逻辑地址，透过64KB局部空
16、间，访问8MB全局地址空间。,3.EPage,表2-3 MC9S12XS128的EPage逻辑地址与全局地址对应关系,2.4 并行I/O口,2.4.1 A、B、E和K口 2.4.2 T、S、M、P、H和J口 2.4.3 AD口,2.4.1 A、B、E和K口,1.数据方向寄存器 2.数据寄存器 3.上拉控制寄存器(PUCR) 4.低功耗驱动寄存器(RDRIV),1.数据方向寄存器,图2-15 A口数据方向寄存器(DDRA),2.数据寄存器,图2-16 A口数据寄存器(PORTA),3.上拉控制寄存器(PUCR),图2-17 上拉控制寄存器(PUCR),4.低功耗驱动寄存器(RDRIV),图2-18 低功耗驱动寄存器(RDRIV),4.低功耗驱动寄存器(RDRIV),表2-4 A、B、E和K口I/O寄存器地址,2.4.2 T、S、M、P、H和J口,1.数据方向寄存器 2.数据寄存器 3.输入寄存器 4.低功耗驱动寄存器 5.上拉或下拉使能寄存器 6.上拉或下拉
