《时序逻辑电路设计&脉冲分配器》由会员分享，可在线阅读，更多相关《时序逻辑电路设计&脉冲分配器（6页珍藏版）》请在金锄头文库上搜索。
1、专业：_姓名：_学号：_日期：_地点：_实验报告课程名称：电路与电子技术实验 指导老师：_成绩：_实验名称：时序逻辑电路设计&脉冲分配 实验类型：_同组学生姓名：_一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）四、操作方法和实验步骤五、实验数据记录和处理六、实验结果与分析（必填）七、讨论、心得一、 实验原理1、用74LS107型JK触发器和74LS11三输入与门设计 一个8421BCD码的同步十进制加法计数器。画出状态转换图列出状态表，得出对JK的要求求JK的函数式：（用卡诺图求，1010至 1111六种当无关项处理） 实验驱动方程，按表达式画出电路图；连接电路：
2、按照得到的各个输入函数的驱动方程来连接电路，4个JK触发器的输出Q分别连数码管模块的D、C、B、A（D为高位）。2、用74LS74型D触发器和74LS55与或非门设计脉冲分配器电路。脉冲分配器的作用是产生多路序列脉冲。设计过程：画出状态转换图列出状态表利用卡诺图，求D的函数式 自启动的实现：利用触发器的异步复位和置位端，即当出现000和111 状态时，将QA、QB、QC置成有效状态（如100，101）。 根据的表达式画出电路图，搭建电路。二、 实验数据记录1、同步十进制加法计数器，加入1024Hz的方波作为计数脉冲，用示波器观察得到CP及4个输出端的波形，如下图所示。CPQ0Q0Q1Q1Q2Q
3、3Q22、脉冲分配器，加入1024Hz的方波作为计数脉冲，用示波器观察记录CP、QA、QB、QC的波形，如下图所示。当X=0时CPQAQAQBQBQC当X=1时CPQAQAQBQBQC三、 实验结果与分析1、 通过示波器得到的波形正确性确认本次实验通过示波器得到了大量的波形，如何确认所得到的波形的正确性是我们应该学习的。将得到的波形与实验设计过程中的各个输出变量的真值表进行比较，即可确认。同步十进制加法计数器：波形与真值表相对照，Q0在CP脉冲来的时候0和1交替出现，Q1的序列则是0011001100，Q2的序列是0000111100，Q3的序列是00000011，比对“实验数据记录”中得到的
4、波形的高低电平出现的序列，可以确认得到的波形是正确的。脉冲分配器：观察真值表可以发现，无论是X=0还是X=1，输出变量QA、QB、QC的序列都是000111，因此可以发现所得到的波形中QA、QB、QC是非常相似的。2、 调试过程电路的搭建与调试采用自下而上的方法，每完成一个步骤都对目前的电路进行测试，确认正确性，在发生错误时及时调试，然后再继续搭建与调试。这样做既能节省时间也可以确保电路的正确性。遇到的问题：在搭建同步十进制加法计数器的时候，我们需要使用4个JK触发器，搭建完毕之后，发现输出的结果一直从3到6循环，极偶然的情况下会从0到9循环，反复检查电路，始终没能发现问题所在。解决方法：在搭
5、建过程中，由于需要给4个JK触发器都加上同步的CP脉冲，我采用了串联的方式，但这样的做法会有一定的延时效应，因此产生了问题。将CP脉冲直接连接到4个JK触发器，即解决问题。3、 如何用一个三输入与非门设计自启动电路如何实现脉冲发生器的自启动功能在前面的实验设计中已有阐述，实验中000和111为无效输出，因此在出现这样的输出时，应置为有效状态，按照下列函数表达式接线，即可使得000转换为100、111转换为101。四、 讨论与心得本次实验是本学期最后一个实验，实验要求完成的内容较多，但很多内容已经在先前的实验中被反复提及，但我却在这最后一次的实验中犯了一个基础错误CP脉冲不能串联接线，导致我在第
6、一步的同步二进制加法计数器的接线中浪费了许多时间。因此可以知道掌握数字电路实际情况的一些注意事项的重要性，与未来我们可能面对的电路相比，本次实验绝对是微不足道的，在那时这样的小错误带来的影响就更加难以估计了。在第一个实验中我们使用了4个JK触发器，第二个实验使用了3个D触发器，还有一系列的逻辑门，可见本次实验中各个电路的接线是极其复杂的。在这样的情况下，自下而上的接线方式就更加体现出优势来了，每完成实验的一个环节都对目前的情况进行测试与调试，以免错误不断积累，导致最后难以找到错误发生的原因，这样保证了电路一定的准确性。本次实验完成的第一个步骤是实验设计：对要实现的功能进行分析，画出状态转换图，得到真值表，利用卡诺图获得函数表达式。这一过程是我们在理论课中已经学习的，但在本次实验中才真正理论运用于实践，了解实验设计这一流程对于我们自主地完成一些功能的实现是极其有帮助的，这也是本次实验最根本的目的。
