《电工电子学 教学课件 ppt 作者 林小玲 第5章 数字集成电路（时序逻辑电路）》由会员分享，可在线阅读，更多相关《电工电子学 教学课件 ppt 作者 林小玲 第5章 数字集成电路（时序逻辑电路）（172页珍藏版）》请在金锄头文库上搜索。
1、上海大学 自动化系 林小玲,第五章 数字集成电路 （时序逻辑电路）,5.4 集成触发器,5.4.1 概述,触发器：能够存储一位二进制信息的基本单元电路。,是由门电路加上适当的反馈而构成的逻辑部件。,触发器输出端有两种可能的稳定状态：0、1 (双稳态触发器),触发器的输出状态不只取决于当时的输入，还与以前的输出状态有关；它是有记忆功能的逻辑部件。,触发器特点 具有两个稳定状态，分别表示逻辑0和逻辑1。 在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，能保持状态不变。,双稳态触发器是数字电路的基本部件之一，它具有记忆和存储的功能。,触发器分类 按触发方式分：电位触发方式、主从触发
2、方式及边沿触发方式。 按逻辑功能分：RS 触发器、D 触发器、JK 触发器和T 触发器。,概述小结,触发器,触发器输出有两种可能的状态：0、1；,输出状态不只与现时的输入有关，还 与原来的输出状态有关；,触发器是有记忆功能的逻辑部件。,按功能分类：R-S触发器、D型触发器、,JK触发器、T型触发器等。,(4-4),5.4.2 基本R-S触发器,1,0,0,1,0,1,全1则0,任0则1,直接置0端 直接复位端,0,1,0,1,1,0,全1则0,任0则1,直接置1端 直接置位端,1,0,0,1,1,0,0,1,破坏了二输出状态 相反的要求,触发器状态不定,基本触发器的功能表,RD 1 0 1,S
3、D 1 1 0,Q 保持原状态 0 1,Q 1 0,0,0,同时变为 1 后不确定,(4-13),低电平有效,R-S 触发器特点:,(2) 可触发使之翻转 (使RD、SD之一为0时可翻转).,(3) 具有记忆功能(RD、SD都为1时，保持原来状态).,(4) 触发器 (RD、SD都为0时，状态不定).,R-S触发器应用举例: 单脉冲发生器,正脉冲,负脉冲,5.4.3 钟控双稳态触发器,时钟脉冲,按电路结构分：,四门钟控型,主从型,维持阻塞型,R-S触发器,T触发器,D触发器,J-K触发器,按电路结构分：,电平触发,主从触发,边沿触发,1. 时钟控制电平触发的R-S触发器,触发器功能表,R、S
4、控制端,CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持,时钟控制电平触发的R-S触发器(续),时钟控制 只有CP=1时,输出端状态才能改变,电平触发 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变,用途: D触发器和J-K触发器的内部电路,例：逻辑钟控触发器波形如图所示，原始状态，画出Q3， Q4， Q， Q,2. 同步 R-S触发器（四门钟控型、电平触发）,(1)电路结构,CP=0时,0,触发器保持原态,导引门3、4被封锁,(2) 逻辑功能,CP=1时,1,1,1,Qn+1=Q
5、n,0,1,置1端,1,0,置0端,0,0,状态不定,R-S 触发器的真值表,逻辑功能与 基本R-S相同,1,(3) 触发方式,只要在CP脉冲为规定电平时，触发器都能接收输入信号并立即输出相应状态的触发方式称为电平触发。,又分为高电平触发和低电平触发两种。,例：已知高电平触发R-S触发器CP、R、S波形，且触发器原为0态，画出R-S触发器的输出波形 。,5.4.4 D 触发器,1. 时钟控制电平触发的D触发器,D,其他两种情况不会出现,时钟控制电平触发的D触发器,CP=1时, Q n+1=D CP=0时, 保持原状,D触发器具有 数据记忆功能,时钟控制电平触发的D触发器,符号,功能表,逻辑符号
6、,D 0,Qn+1 0,Q,Q,RD D C SD,1,1,(4-26),例：画出D触发器的输出波形。,CP,D,Q Q,(4-27),2. 维持阻塞型D 触发器,(1) 电路结构,(2) 逻辑功能,D=0时,0,被封锁,1,0,1,1,1,1,0,0,Qn+1=0,0,1,1,0,1,D=1时,0,被封锁,1,1,0,0,1,1,0,1,Qn+1=1,1,1,CP = 1期间D 的变化不影响输出。,1,1,0,1,1,0,D 触发器的真值表, 5.4.4.1 触发器的触发方式,触发方式？,研究翻转时刻与,时钟脉冲间的关系,(4-51),1. 电位触发方式,正电位触发 CP=1 期间翻转,电位
7、 触发,负电位触发 CP=0 期间翻转,(4-52),例如：前面讲的D触发器就是电位触发方式。,R D,Q & c & a,CP,Q & d & b D,S D,(4-53),结构简单、速度快。,只要CP存在就可以翻转，容易造成 空翻。,CP,D,Q,空翻,(4-54),电位触发的符号,Q,Q,Q,Q,C 正电位触发,C 负电位触发,(4-55),2. 边沿触发方式,为了免除CP=1期间输入控制电平不许 改变的限制，可采用边沿触发方式。其特 点是：触发器只在时钟跳转时发生翻转， 而在CP=1或 CP=0期间，输入端的任何变 化都不影响输出。,如果翻转发生在上升沿就叫“上升沿触 发”或“正边沿触
8、发”。如果翻转发生在 下降沿就叫“下降沿触发”或“负边缘触 发”。下面以边缘触发的D触发器为例讲解。,(4-66),设原态Q=0 并设D=1 CP=0期间， c 、d被锁，,Q & e 1,& f,Q 0 1,输出为1。,& c & a D,1,0 0 CP,& d & b,(4-67),Q,Q 0,c=1 、d=1 反馈到a、,& e 1,& f,1,b的输入， a、b输出 为0、1。,& c 0 & a 1,0,& d & b,1 1,D 0 CP 1 (4-68),1,Q 0,Q,CP正沿到 达时c、d开,& e,& f,启，使c=1， d=0。 Q翻转为1,1 & c 0,1,& d,
9、0 1,& a 1 D,1 CP,& b,1,(4-69),1,CP正沿过 后，d=0将 c封锁,并使,Q 0 & e,& f,Q,b=1，维持,d=0。,1,0,因此以后 CP=1期 间D的变 化不影响,& c & a,0,& d & b,1,输出。,D,1 CP,0,(4-70),维持阻塞型D触发器的引脚功能,符号,D数据输入端,CP时钟脉冲,翻转时刻描述：,(3) 触发方式,一个CP的有效期内，不会出现多次或一次翻转的现象。,只有在CP 脉冲的电平跳变时，接收输入信号并输出相应状态的触发方式称为边沿触发。,又分为上升沿触发和下降沿触发两种。,维持阻塞型D触发器的引脚功能,功能表,触发方式
10、: 边沿触发(时钟上升沿触发),功能表说明： 在CP上升沿时，Q等于D； 在CP高电平、低电平和下降沿 时，Q保持不变,时钟下降沿触发的维持阻塞型D触发器,功能表,功能表说明： 在CP下降沿时，Q等于D； 在CP高电平、低电平和上升沿 时，Q保持不变,带圈表示下降沿触发,例：已知上升沿触发D触发器D端的输入信号波形，且触发器原为0态，画出触发器的Q端波形 。,Q,D的变化对Q无影响,动画,课堂练习,题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.,课堂练习(续),课堂练习(续),应用举例,例：四人抢答电路。四人参加比赛，每人一个按钮，其
11、中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。,电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,UCC,公用清零,公用时钟,74LS175管脚图,赛前 先清零,1,与门打开,发光二极管不亮,1,1,0,关闭,按其它按钮 不起作用,维持阻塞型J-K触发器结构类型及符号,有2种类型:,CP上升沿触发,CP下降沿触发,5.4.5 J-K触发器,维持阻塞型J-K触发器 (续),R复位端 S置位端 R=0,S=1时Q=0 R=1,S=0时Q=1 正常工作时 R
12、=1,S=1,R、S端功能,CP下降沿触发的J-K触发器的R、S功能相同,J、K控制端的功能,CP上升沿触发,维持阻塞型J-K触发器(续),CP 下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发,动画,5.4.6 J-K触发器（主从型、主从触发）,1、电路结构,1,0,主触发器打开,从触发器关闭,1,主触发器关闭,从触发器打开,0,0,1,2、逻辑功能,J=0，K=0时,状态不变,状态不变,Qn+1=Qn,J=0，K=1时,保持Q=0,保持Q=0,Qn+1=0,J=0，K=1时,变为Q=0,变为Q=0,Qn+1=0,J=0，K=1时,Qn+1=0,置0端,J=1，K=0时,与J=0
13、,K=1时相反,Qn+1=1,置1端,J=1，K=1时,变为Q=1,变为Q=1,Qn+1=1,J=1，K=1时,变为Q=0,变为Q=0,Qn+1=0,J=1，K=1时,计数功能,来一个脉冲触发器翻转一次,翻转时刻描述：,3、触发方式,符号,在CP上升沿时,接收J、K 信息,Q不变化,在CP下降沿时,根据接收 到的J、K信息，Q变化,在CP为规定电平时，主触发器接收输入信号，当CP再跳变时，从触发器输出相应状态的触发方式称为主从触发。,又分为后沿主从触发和前沿主从触发两种。,主从型JK触发器工作波形图举例,置1,清0,翻转,翻转,接收JK 信号,Q状态 转变,例：已知后沿主从触发J-K触发器CP
14、、J、K波形，且触发器原为0态，画出触发器的Q端波形 。,Q,一次翻转,一次翻转,5.4.5 T 触发器,T 触发器的真值表,T=1时，每来一个CP脉冲触发器就翻转一次,T触发器具有记忆功能和计数功能,将主从型J-K触发器改接成T 触发器,主从触发,将维持阻塞型D 触发器改接成T 触发器,边沿触发,动画,触发器课堂练习,题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0.,触发器课堂练习(续),维-阻型J-K触发器,主从型J-K触发器,习题,5.4.1，5.4.2,下图（a）所示基本RS触发器，输入端控制信号如图（b）所示。画出该触发器和的
15、波形。,5.5 时序逻辑电路,5.5.1 概述,含有双稳态触发器的逻辑电路叫时序逻辑电路,简称为时序电路,有记忆功能,时序电路,与原来的状态有关,时序电路结构特点：,组合电路,+,触发器,电路的状态与时间顺序有关,时钟信号 未注明,输出方程：,Z（tn）= FX（tn），Y（tn）,状态方程：,Y（tn+1）= GW（tn），Y（tn）,驱动方程:,W（tn）= HX（tn），Y（tn）,时序电路的结构,存储电路 输入信号,存储电路输出信号,时序电路输出信号,时序电路输入信号,现态，或原状态,次态或新状态,式中：tn、tn+1表示相邻的两个离散时间,时序逻辑电路的分类,（1）按存储电路中存储单
16、元状态改变的特点分类,同步时序电路 异步时序电路,（2）按输出信号的特点分类,米里（Mealy）型 摩尔（Moore）型,（3）按时序电路的逻辑功能分类,计数器 寄存器 移位寄存器,作时序图,列写各触发器的驱动方程 列写时序电路的输出方程,求触发器的状态方程,作状态转换表或状态转换图,描述时序电路的逻辑功能,画出时钟脉冲作用下的输入、输出波形图,描述输入与状态转换关系的表格或图形,根据特性方程,组合电路的输出,输入端的表达式，如T、J，K、D。,时序电路分析步骤,Q2n,Q1n,例：已知同步时序电路的逻辑图，试分析电路的逻辑功能。,解：,1. 列写驱动方程和输出方程,驱动方程：,J1n = K1n = 1,J2n = K2n
