《电工电子技术 教学课件 ppt 作者 王国伟 第14章_》由会员分享，可在线阅读，更多相关《电工电子技术 教学课件 ppt 作者 王国伟 第14章_（47页珍藏版）》请在金锄头文库上搜索。
1、第14章 电工电子技术的计算机 辅助分析与设计,14.1 PSPICE程序简介 14.2 CPLD和FPGA简介 14.3 VHDL 语言与MAX+PLUSII软件简介,学 习 要 求,1了接PSPICE的功能，初步掌握用其 分析简单的电路。 2初步了解CPLD和FPGA。 3初步了解VHDL语言和掌握Max+plus软件的使用。,14.1 PSPICE程序简介,14.1.1 PSPICE中的电路描述,1电阻、电容和电感 在符号库（.slb）中分别用关键字R、C和L来标示电阻、电容和电感元件（PSPICE中的元器件关键字见表一）。在电路中以关键字开头，后根长度不超过8个字符的字母或数字作为它们
2、的标号，例如R2、Ce、L5。它们的参数在元件属性的VALUE项中定义，例如，VALUE10k。另外，在IC项中还可以设置电容的初始电压和电感的初始电流。R、C和L是不带模型的元件，因此作统计分析时必须将它们换成具有模型的元件，如Rbreak、Cbreak和Lbreak分别是带模型的电阻、电容和电感元件。,2有源器件 有源器件在符号库中的名称（NAME）通常以关键字开头，后根长度不超过8个字符的字母或数字命名，如Q2N2222表示已知NPN型BJT。74系列的数字集成电路芯片以他们的模型号作为源器件名称。,有源器件的参数均在它们的模型中描述。在PSPICE中是按器件类型（DEVICE-TYPE
3、）来建立模型的，这些类型如表（14-1）所示，同一类型的器件有相同的模型结构，只是具体参数值有所不同。例如，Q2N2222和Q2N3904均属NPN型BJT。,3信号源及电源 在电路描述中，信号源和电源是不可少的。实际上电源可以看作是一种特殊的信号源。在PSPICE中，信号源被分为两类：独立源和受控源。表14-3给出了几种独立源。在类型名前加V表示电压源，加I表示电流源。受控源共分四类，如表14-4所示，它们可用来描述等效电路。,14.1.2 PSPICE的集成环境,PSPICE通用的电路仿真分析环境主要包括七个程序项，各程序项的主要功能见表14-5。,1PSPICE的主程序项Schematc
4、s 选择程序项Schematics进入主程序窗口，如图（14-1）所 示。窗口顶部第一行为窗口标题信息，显示当前程序项名称和所编辑的 文件名称；第二行为主菜单，Schematics的所有操作都可通过选择菜单中 相应的栏目来完成；第三行为图标工具栏，每个图标代表菜单中一项最 常用的操作，点中图标即可完成相应的操作，提高了操作效率；屏幕中 间主要区域为原理图编辑区，也就是原理图页面，用户可以设置页面大 小；窗口底部是辅助信息提示栏，显示当前光标位置、操作功能提示和 操作命令。通过操作功能提示栏，用户可得知每一菜单项的功能。由于 篇幅所限，这里不再列出各菜单项的功能。,2波形后处理程序Probe P
5、robe是PSPICE对分析结果进行波形处理，显示和打印的有效工具，PSPICE的所有波形输出的结果都要用Probe程序来观察及输出。Probe程序窗口结构与Schematics窗口基本相同。其主菜单项和图标工具栏如图14-2所示。,3使用PSPICE仿真的一般步骤,输入电路结构。 编辑修改电路元器件标号和参数值。 分析功能设置。 电路规则检查及生成电路网络表格。 执行仿真。 仿真结果分析及输出。,4PSPICE中的主要元器件 表14-6列出了PSPICE教学版提供的一些主要的模拟器件。,14.2 CPLD和FPGA简介,14.2.1 PLD介绍,可编程逻辑器件PLD(Programable
6、Logic Device)是允许用户编程(配置)实现所需逻辑功能的电路，它与分立元件相比，具有速度快、容量大、功耗小和可靠性高等优点。由于集成度高，设计方法先进、现场可编程，可以设计各种数字电路，因此，在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域内得到了广泛应用。不久的将来将全部取代分立数字元件，目前一些数字集成电路生产厂商已经停止了分立数字集成电路的生产。因此应该学会PLD的设计技术。,14.2.2 ALTERA公司MAX7000系列,1.特点 该系列是以第二代多阵列结构为基础，高性能的CMOS器件 高密度，6005000个可用门的EPLD系列MAX7128E：提供 50
7、00个门，其中可用门数2500,128个宏单元，最大I/O引脚104 引脚到引脚的时延6ns，计数器工作频151MHz可配置的扩展乘 积项，允许向每个宏单元提供52个乘积项44到208个引脚的各种 封装，引线塑料载体（PLCC）、针栅阵列（PGA）扁平封装 （QFP）3.3V 或5V的电源电压可编程保密位ALTERA MAX+PLUS软件提供开发支持 该系列型号：EPM7032,EPM7032V，EPM7064，EPM7096，EPM7128E，EPM7160，EPM7192，EPM7256,2. 结构 MAX7000的结构如图14-3所示，其中I/O为输入输出模块，FB为逻辑阵列模块(LAB
8、),这些模块由可编程互连矩阵相互连接。,图14-3,14.2.3 FLEX 8000系列,FLEX是Flexible Logic Element Matrix的缩写，该系列采用0.8m CMOS SRAM或0.65m CMOS SRAM集成电路制造工艺制造。 特点。 最大门数32000，具有250016000个可用门和2821500个触发器。 在线可重配置。 可预测在线时间延迟的布线结构。 实现加法器和计数器的专用进位通道。 3.3V和5V电源。 MAX+PLUS软件支持自动布线和布局。 84到304个引脚的各种封装。 常用型号：EPF8282,EPF8452,EPF8636,EPF8820,
9、EPF81188,EPF81500,14.2.4 FLEX 10K10系列,该系列采用0.5m CMOS SRAM或0.25m CMOS SRAM（10K10E系列）集成电路制造工艺制造。,特点 具有700031000个可用门、6144位RAM、720个触发器和最大I/O数150。 在线可重配置。 可预测在线时间延迟的布线结构。 实现加法器和计数器的专用进位通道。 3.3V和5V电源。 MAX+PLUS软件支持自动布线和布局。 84到562个引脚的各种封装。 常用型号：EPF10K10，EPF10K20,EPF10K30，EPF10K40，EPF10K50，EPF10K70，EPF10K100
10、等。,14.2.5 PLD的配置,（1） MAX7000系列 由于MAX7000系列的配置程序是固化在芯片内的EEPROM 中，所以该器件不需要专用的配置存储器，所有MAX7000系列 产品都由ALTERA公司提供的编程硬件和软件进行编程。 （2） FLEX8000系列和FLEX10K10系列 主动串行配置（AS） 主动并行升址和降址配置（APU/APD） 被动并行同步配置（PPS） 被动并行异步配置（PPA） 被动串行配置（PS）,14.3 VHDL 语言与MAX+PLUSII软件简介,14.3.1 VHDL语言 1VHDL语言的优点,覆盖面广，描述能力强，是一个多层次的硬件描述语言。在VH
11、DL语言中，设计的原始描述可以非常简练，经过层层加强后，最终可成为直接付诸生产的电路或版图参数描述。 具有良好的可读性，即容易被计算机接受，也容易被读者理解。 使用期长，不会因工艺变化而使描述过时。因为VHDL的硬件描述与工艺无关，当工艺改变时，只需修改相应程序中的属性参数即可。 支持大规模设计的分解和已有设计的再利用。,2VHDL设计概览,例 用VHDL语言设计二选一数据选择器。二选一数据选择器的器件如图14-7所示,图14-7 二选一数据选择器器件图,A、B为输入端，S为选择信号输入端，Y为输出端 若S=0则Y=A；若S=1则Y=B,3VHDL语言的基本结构,一个完整的VHDL语言程序通常
12、包含实体（Entity）、结构体（Architecture）、配置（Configuration）、程序包（Package）和库（Library）5个部分。前4个部分是可分别编译的源设计单元。实体用于描述所设计的系统的外接口信号；构造体用于描述系统内部的结构和行为；程序包存放各种设计模块都能共享的数据类型、常数和子程序等；配置用于从库中选取所需单元来组成系统设计的不同版本；库存放已经编译的实体、构造体、程序包和配置。库可由用户生成或由ASIC芯片制造商提供，以便于在设计中为大家所共享。,4 VHDL语言的数据类型和运算操作符,VHDL语言中可以赋值的对象有3种：信号（Signal）、变量（Var
13、iable）、常数（Constant）。在数字电路设计中，这3种对象通常都具有一定的物理意义。例如，信号对应地代表电路设计中的某一条硬件连线；常数对应地代表数字电路中的电源和地等。当然，变量对应关系不太直接，通常只代表暂存某些值的载体。3类对象的含义和说明场合如表2-1所示。,5. VHDL语言的主要描述语句,再用VHDL语言描述系统的硬件行为时，按语句执行的顺序可分为顺序语句和并行语句。顺序语句主要用来实现模型的算法部分；而并行语句则基本上用来表示黑盒的连接关系。,14.3.2 MAX+PLUSII软件,Max+plus是Altera公司提供的FPGA/CPLD开发集成环境，Altera是世
14、界上最大可编程逻辑器件的供应商之一。Max+plus界面友好，使用便捷，被誉为业界最易用易学的EDA软件。在Max+plus上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程。,1MAX+PLUSII软件功能简介,原理图输入（Graphic Editor） MAX+PLUSII软件具有图形输入能力，用户可以方便的使用图形编辑器输入电路图，图中的元器件可以调用元件库中元器件，除调用库中的元件以外，还可以调用该软件中的符号功能形成的功能块，图形编辑器窗口见图14-8。,硬件描述语言输入（Text E
15、ditor） MAX+PLUSII软件中有一个集成的文本编辑器，该编辑器支持VHDL，AHDL和Verilog硬件描述语言的输入，同时还有一个语言模板使输入程序语言更加方便，该软件可以对这些程序语言进行编译并形成可以下载配置数据，文本编辑器窗口见图14-9。,图14-8 图形编辑窗口,图 14-9 文本编辑窗口,波形编辑器(aveform Editor) 在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，波形编辑器可以生成和编辑仿真用的波形（*.SCF文件），使用该编辑器的工具条可以容易方便的生成波形和编辑波形。波形编辑器窗口如图14-10所示。使用时只要将欲输入波形的时间段
16、用鼠标涂黑，然后选择工具条中的按钮，例如，如果要某一时间段为高电平，只需选择按钮”1”。,引脚（底层）编辑窗口(Floorplan Editor) 该窗口用于将已设计好逻辑电路的输入输出节点赋予实际芯片的引脚，通过鼠标的拖拉，方便的定义引脚的功能。引脚（底层）编辑窗口见图14-11。,图14-10 波形编辑器窗口 图14-11引脚（底层）编辑窗口,自动错误定位 在编译源文件的过程中，若源文件有错误，Max+Plus2软件可以自动指出错误类型和错误所在的位置。,逻辑综合与适配 该软件在编译过程中，通过逻辑综合 (Logic Synthesizer)和适配(Fitter) 模块，可以把最简单的逻辑表达式自动的吻合在合适的器件中。,设计规则检查 选取CompileProcessingDesign Doctor菜单，将调出规则检查医生，该医生可以按照三种规则中的一个规则检查各个设计文件，以保证设计的可靠性。一旦选择该菜单，在编译窗口将显示出医生，用鼠标点击医生，该医生可以告诉你程序文件的健康情况。见图14
