《数字逻辑 第2版 教学课件 ppt 作者 武庆生 第6章(2014)》由会员分享，可在线阅读，更多相关《数字逻辑 第2版 教学课件 ppt 作者 武庆生 第6章(2014)（195页珍藏版）》请在金锄头文库上搜索。
1、第六章 同步时序电路,6.1 同步时序电路的基本概念 6.2 同步时序电路分析 6.3 同步时序电路设计 6.4 典型同步时序电路,知识要点,1、时序逻辑电路的基本概念,2、同步时序逻辑电路的分析方法,3、同步时序逻辑电路的设计方法,4、典型同步时序逻辑电路的分析和设计,重点与难点,一、重点,1、同步时序逻辑电路的分析,3、常用计数器芯片的应用,2、同步时序逻辑电路的设计,二、难点,1、序列检测器的设计方法,2、代码检测器的设计方法,6.1 同步时序电路的基本概念 6.1.1 时序电路的定义和结构,结构：一定有存储元件(触发器)。,组合电路,存储元件,X(tn),Y(tn),Z(tn),Q(t
2、n),tn：当前时刻,X(tn)：当前的输入,Y(tn)：当前的输出,Q(tn)：当前的状态,Z(tn)：当前的激励输入,时序逻辑电路一般用以下三个方程进行描述:,输出方程： Y(tn)=FX(tn)，Q(tn),激励方程： Z(tn)=GX(tn)，Q(tn),状态方程： Q(tn+1)=HZ(tn)，Q(tn),例： 试分析下列时序逻辑电路。,J,Q,Q,K,CP,X,Y,&,&,1,输出方程:,激励方程:,状态方程:,6.1.2 时序电路的分类,1、同步异步之分,Q,Q,D,Q,Q,D,Q,Q,D,CP,异步时序逻辑电路,2、莫尔(Moore)和梅里(Mealy)之分,Moore型 :
3、无输入X ; 或有输入X但:,Y(tn)=FQ(tn),Y(tn)=FX(tn) ，Q(tn),例: Mealy型,Mealy型: 一定有输入X且:,例: Moore型,6.1.3 同步时序电路的描述方法,1、方程组: 输出方程 ；激励方程 ；状态方程,2、状态转换真值表,3、状态转换图,4、时序图(时间图) 或称工作波形图,6.2 同步时序电路的分析 6.2.1 分析方法,1、列方程组,2、根据方程组列出状态转换表,3、作出状态图,4、作出时序图(时间图、工作波形图）,5、用文字描述电路的功能,D,Q3,Q3,CP,D,Q2,Q2,D,Q1,Q1,&,Z,例1: 试分析下列电路,(1)方程组
4、,&,6.2.2 分析举例,(2) 状态转换表,0 0 0 0 0 1 1,0 0 1 0 1 1 1,0 1 0 0 0 1 1,0 1 1 1 1 1 1,1 0 0 0 0 0 0,1 0 1 0 1 0 1,1 1 0 0 0 0 0,1 1 1 1 1 0 1,(3) 状态转换图,该电路是按无权码编码的5进制计数器。,1,2,3,4,5,6,7,000,001,011,111,110,/1,/1,/1,/1,/0,(4) 时序图,例2: 试分析下列同步时序电路,J,Q1,Q1,K,J,Q2,Q2,K,J,Q3,Q3,K,CP,&,&,1,Y,(1)求方程组,&,0 0 1 0 1 0
5、 0,0 1 0 0 1 1 0,0 1 1 1 0 0 0,1 0 0 1 0 1 0,1 0 1 1 1 0 0,1 1 0 0 0 0 1,1 1 1 0 0 0 1,0 0 0 0 0 1 0,(2)求状态转换表,000,001,010,011,100,101,110,111,(3) 状态转换图,1,2,3,4,5,CP,6,7,(4) 时序图,通过分析可知：该电路为7进制加法计数器。,当CP为周期性信号时，计数器可用作为分频器。,例3 试分析下列电路,(1) 方程组,J,Q2,Q2,K,J,Q1,Q1,K,1,Y,&,&,&,=1,X,CP,(2) 状态转换表,0 0 0 0 1 0
6、,0 0 1 1 0 0,0 1 0 1 1 0,0 1 1 0 0 1,1 0 0 1 1 1,1 0 1 0 0 0,1 1 0 0 1 0,1 1 1 1 0 0,(3) 状态转换图,(4) 时序图,通过分析可知：为4进制可异计数器(可加可减)。,例4: 分析下列电路,Q2,Q2,D,Q1,Q1,CP,1,X,Z,&,D,0 0 0 0 0 0,0 0 1 1 0 0,0 1 0 0 0 0,0 1 1 0 0 0,1 0 0 0 1 0,1 0 1 0 1 0,1 1 0 0 1 1,1 1 1 0 1 0,00,01,10,11,X=100101011101000101 Z=0000
7、01010001000001,J,Q,Q,K,CP,=1,&,1,X1,X2,=1,Y,例5: 试分析下列电路,0 0 0 0 0,0 0 1 0 1,0 1 0 0 1,0 1 1 1 0,1 0 0 0 1,1 0 1 1 0,1 1 0 1 0,1 1 1 1 1,0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1,X2 X1 Qn Qn+1 Y,X2 X1,0,1,00/0,01/1,10/1,01/0,10/0,11/1,11/0,00/1,X2 X1,6.3 同步时序电路的设
8、计,设计步骤,(1) 分析要求,作状态图,(2) 状态化简,(3) 选触发器及确定触发器的个数,(4) 状态分配(状态编码),(5) 作状态转换真值表,(6) 求出状态方程、激励方程、和输出方程,(7) 检查电路能否自启动,(8) 电路图,6.3.1 形成原始状态图和状态表,X : 00110101111010100,Y : 00000101000010100,X : 00110101111010100 Y : 00000101000010100,次态 / 输出 X=0 X=1,现态,S3 d/d d/d,S2 S0/0 S1/1,S1 S2/0 S1/0,S0 S0/0 S1/0,设：S0=
9、00 S1=01 S2=10 S3=11,S0,S1,S2,0/0,1/0,0/0,1/0,1/1,0/0,次态 / 输出 X=0 X=1,现态,S0 S0/0 S1/0,S1 S2/0 S1/0,S2 S0/0 S1/1,S3 d/d d/d,0 0 0 0 0 0,0 0 1 1 0 0,0 1 0 0 0 0,0 1 1 d d d,1 0 0 0 1 0,1 0 1 0 1 0,1 1 0 0 1 1,1 1 1 d d d,设：S0=00 S1=01 S2=10 S3=11,例2 ：试作用于检测串行输入的8421BCD码的状态,图和状态表。输入顺序是先高位后低位，当出现非,法数字10
10、101111时,输出为“1”，否则输出为“0”。,每一组数输入完后均返回起始状态。,状态图,现态 X=0 X=1 现态 X=0 X=1,次态 / 输出,次态 / 输出,H A/0 A/0,P A/1 A/1,N A/1 A/1,F L/0 M/0,M A/1 A/1,E J/0 K/0,L A/0 A/0,D H/0 I/0,K A/0 A/0,C F/0 G/0,J A/0 A/0,B D/0 E/0,I A/0 A/0,A B/0 C/0,G N/0 P/0,000,001,010,011,100,101,110,111,例3：试设计三位二进制加/减法(可逆)计数器,的状态图和状态表。若X
11、=0作减法；X=1作加法。,Q3n Q2n Q1n,Q3n+1 Q2n+1 Q1n+1,X=0 X=1,0 0 0 111/1 001/0,0 0 1 000/0 010/0,0 1 0 001/0 011/0,0 1 1 010/0 100/0,1 0 0 011/0 101/0,1 0 1 100/0 110/0,1 1 0 101/0 111/0,1 1 1 110/0 000/1,例4：设某同步时序电路输入为X1 X2输出为Y，在同,一时间内，X1、X2不能同时为“1”(约束条件)，只有,当X1 输入了3个或3个以上的“1”然后X2再输入一个,“1”时，电路输出Y=1，并返回初始状态。
12、否则无论,电路处在那个状态，只要X2 为“1” Y均为“0”，并返,回初始状态。设初始状态为A 。,A,B,C,D,次态 / 输出,D D/0 A/1 D/0 d/d,C C/0 A/0 D/0 d/d,B B/0 A/0 C/0 d/d,A A/0 A/0 B/0 d/d,现态 X1X2=00 X1X2=01 X1X2=10 X1X2=11,A,B,C,D,00/0 01/0,10/0,00/0,01/0,10/0,00/0,01/0,10/0,00/0 10/0,01/1,存在任意项(约束项)的状态表称不完全确定状态,表，它所描述的电路叫不完全确定电路。,6.3.2 状态化简,化简目的:
13、(1)使触发器个数最少,(2)简化激励方程,例 ：,Sj,Si,Sn,1/0,1/0,0/0,0/0,1、完全确定状态表的简化,相同，则状态S1和S2是等效的。记为：(S1,S2)，或,者说S1和S2是等效对。等效状态可以合并。,* 最大等效类。若一个等效类不是任何其它等效,类的子集，则此等效类称为最大等效类。即使是一,个状态，只要它不包含在别的等效类中，它也是最,大等效类。,在输入的各种取值组合下:,第一，它们的输出完全相同。,第二，它们的次态满足下列条件之一：,(1) 次态相同；,(2) 次态交错(循环)；,(3) 次态保持原状态不变；,(4) 次态对等效。,Sj,Si,Sn,1/0,0/0,1/0,0/0,次态相同,Sj,Si,Sl,
