《计算机组成原理 第 4 章 存储器系统(修改版)》由会员分享，可在线阅读，更多相关《计算机组成原理 第 4 章 存储器系统(修改版)（283页珍藏版）》请在金锄头文库上搜索。
1、2019/5/13,第8版 2012.09,1,第四章 存储器系统,2019/5/13,2,本章学习内容 存储器的分类及主要技术指标 存储系统的层次结构 半导体存储器的工作原理 存储器与CPU的连接 辅助存储器的工作原理 Cache的工作原理 并行存储系统,2019/5/13,3,4.1 存储器概述,存储器：计算机的存储部件，用于存放程序和数据。 计算机发展的重要问题之一，就是如何设计容量大、速度快、价格低的存储器。,2019/5/13,4,4.1.1 存储器分类,1按与CPU的连接和功能分类 (1) 主存储器 CPU能够直接访问的存储器。用于存放当前运行的程序和数据。主存储器设在主机内部，所
2、以又称内存储器。简称内存或主存。,2019/5/13,5,(2) 辅助存储器,为解决主存容量不足而设置的存储器，用于存放当前不参加运行的程序和数据。当需要运行程序和数据时，将它们成批调入内存供CPU使用。CPU不能直接访问辅助存储器。 辅助存储器属于外部设备，所以又称为外存储器，简称外存或辅存。,2019/5/13,6,(3) 高速缓冲存储器（Cache）,Cache是一种介于主存与CPU之间用于解决CPU与主存间速度匹配问题的高速小容量的存储器。 Cache用于存放CPU立即要运行或刚使用过的程序和数据。,2019/5/13,7,2按存取方式分类,(1) 随机存取存储器(RAM) RAM存储
3、器中任何单元的内容均可按其地址随机地读取或写入，且存取时间与单元的物理位置无关。 RAM主要用于组成主存。,(2) 只读存储器(ROM) ROM存储器中任何单元的内容只能随机地读出而不能随便写入和修改。 ROM可以作为主存的一部分，用于存放不变的程序和数据，与RAM分享相同的主存空间。ROM还可以用作其它固定存储器，如存放微程序的控制存储器、存放字符点阵图案的字符发生器等。,2019/5/13,8,(3) 顺序存取存储器(SAM) SAM存储器所存信息的排列、寻址和读写操作均是按顺序进行的，并且存取时间与信息在存储器中的物理位置有关。如磁带存储器，信息通常是以文件或数据块形式按顺序存放，信息在
4、载体上没有唯一对应的地址，完全按顺序存放或读取。,(4) 直接存取存储器（DAM） DAM是介于RAM和SAM之间的存储器。也称半顺序存储器。典型的DAM就是磁盘。当对磁盘进行信息存取时，先进行寻道，属于随机方式，然后在磁道中寻找扇区，属于顺序方式。,2019/5/13,9,3按存储介质分类,存储介质：具有两个稳定物理状态，可用来记忆二进制代码的物质或物理器件。 目前，构成存储器的存储介质主要是半导体器件和磁性材料。,(1)磁存储器 磁存储器就是采用磁性材料制成的存储器。 磁存储器是利用磁性材料的的两个不同剩磁状态存放二进制代码“0”和“1”。早期有磁芯存储器，现多为磁表面存储器，如磁盘、磁带
5、等。,2019/5/13,10,磁芯存储器,2019/5/13,11,3.5英寸软盘,2019/5/13,12,硬盘,2019/5/13,13,(2)半导体存储器,半导体存储器是用半导体器件组成的存储器。 根据制造工艺不同，可分为双极型和MOS型。,2019/5/13,14,U盘,2019/5/13,15,(3) 光存储器,利用光学原理制成的存储器，它是通过能量高度集中的激光束照在基体表面引起物理的或化学的变化，记忆二进制信息。如光盘存储器。,2019/5/13,16,光盘和光驱,2019/5/13,17,(1) 易失性存储器 电源掉电后，信息自动丢失。如半导体RAM。 (2) 非易失性存储器
6、 电源掉电后，信息仍能继续保存。如ROM、磁盘、光盘等。,4. 按信息的可保存性分类,2019/5/13,18,4.1.2 主存储器的组成和基本操作,2019/5/13,19, 存储元件（存储元、存储位） 能够存储一位二进制信息的物理器件。如一个双稳态半导体电路、一个CMOS晶体管或一个磁性材料的存储元等。存储元是存储器中最小的存储单位。,作为存储元的条件： 有两个稳定状态。即可以存储“0”、“1” 。 在外界的激励下，能够进入要求的状态。即可以写入“0”、“1”。 能够识别器件当前的状态。即可以读出所存的“0”、“1”。,2019/5/13,20,六管静态RAM基本存储元电路,2019/5/
7、13,21,单管DRAM基本存储元电路,2019/5/13,22, 存储单元：由一组存储元件组成，可以同时进行读写。 存储体（存储阵列）：把大量存储单元电路按一定形式排列起来，即构成存储体。存储体一般都排列成阵列形式，所以又称存储阵列。 存储单元的地址：存储体中每个存储单元被赋予的一个唯一的编号。存储单元的地址用于区别不同的存储单元。要对某一存储单元进行存取操作，必须首先给出被访问的存储单元的地址。 因为地址是用二进制进行编码的，所以又称为地址码。,2019/5/13,23,存储单元的编址 编址单位：存储器中可寻址的最小单位。 按字节编址：相邻的两个单元是两个字节。 按字编址：相邻的两个单元是
8、两个字。,例如一个32位字长的按字节寻址计算机，一个存储器字中包含四个可单独寻址的字节单元。当需要访问一个字，即同时访问4个字节时，可以按地址的整数边界进行存取。即每个字的编址中最低2位的二进制数必须是“00” ，这样可以由地址的低两位来区分不同的字节。,2019/5/13,24,2019/5/13,25, 地址寄存器：用于存放所要访问的存储单元的地址。要对某一单元进行存取操作，首先应通过地址总线将被访问单元地址存放到地址寄存器中。 地址译码与驱动电路：用于对地址寄存器中的地址进行译码，通过对应的地址选择线到存储阵列中找到所要访问的存储单元，并提供驱动信号驱动其完成指定的存取操作。 读写电路：
9、根据CPU发出的读写控制命令，控制对存储单元的读写。 数据寄存器：暂存需要写入或读出的数据。数据寄存器是存储器与计算机其它功能部件联系的桥梁。,2019/5/13,26, 时序控制电路：用于接收来自CPU的读写控制信号，产生存储器操作所需的各种时序控制信号，控制存储器完成指定的操作。如果存储器采用异步控制方式，当一个存取操作完成后，该控制电路还应给出存储器操作完成（MFC）信号。,2019/5/13,27,2. 主存与CPU的连接及主存的操作,主存储器用于存放CPU正在运行的程序和数据。主存与CPU之间通过总线进行连接。,2019/5/13,28,主存的操作过程,MAR：地址寄存器 MDR：数
10、据寄存器,2019/5/13,29,同步控制方式：数据传送在固定的时间间隔内完成，即在一个存取周期内完成。 异步控制方式：数据传送的时间不固定，存储器在完成读/写操作后，需向CPU回送“存储器功能完成”信号（MFC），表示一次数据传送完成。 目前多数计算机采用同步方式控制CPU与主存之间的数据传送。 由于异步控制方式允许不同速度的设备进行信息交换，所以多用于CPU与外设的数据传送中。,CPU与主存之间的数据传送控制方式,2019/5/13,30,4.1.3 半导体存储器的主要性能指标,衡量主存的性能指标主要有： 1存储容量：存储器所能存储的二进制信息总量。 存储容量的表示： 用存储单元数与每个
11、单元的位数的乘积表示。 如：512k16位，表示主存有512k个单元，每个单元为16位。 在以字节为编址单位的机器中，常用字节表示存储容量，例如4MB、16MB分别表示主存可容纳4兆个字节(MB)信息和16兆个字节信息。,2019/5/13,31,容量与存储器地址线的关系 1K210 需要10根地址线 1M220 需要20根地址线 256M228 需要28根地址线 2G231 需要31根地址线,2019/5/13,32,2速度,由于主存的速度慢于CPU速度，所以主存速度直接影响着CPU执行指令的速度。因此，速度是主存的一项重要技术指标。 访问时间（取数时间 tA） 从启动一次存储器存取操作到完
12、成该操作所需的全部时间。 即从存储器接到CPU发出的读/写命令和地址信号到数据读入MDR/从MDR写入MEM所需的时间。 读出时间：从存储器接到有效地址开始到产生有效输出所需的时间。 写入时间：从存储器接到有效地址开始到数据写入被选中单元为止所需的时间。,2019/5/13,33,与tA相关的参数： tCA：指从加载到存储器芯片上的（ ）引脚上的选片信号有效开始，直到读取的数据或指令在存储器芯片的数据引脚上可以使用为止的时间间隔。 tOE：指从读（OE）信号有效开始，直到读取的数据或指令在存储器芯片的数据引脚上可以使用为止的时间间隔。,2019/5/13,34, 存取周期（存储周期、读写周期
13、TM） 对存储器连续进行两次存取操作所需要的最小时间间隔。 由于存储器进行一次存取操作后，需有一定的恢复时间，所以存储周期TM大于访问时间tA。 半导体存储器的存取周期tM TMtA一定的恢复时间 MOS型存储器的TM约100ns 双极型TTL存储器的TM约10ns,2019/5/13,35,带宽是指存储器单位时间内所存取的二进制信息的位数。 带宽也称存储器数据传输率、频宽 Bm 带宽等于存储器总线宽度除以存取周期。 W：存储器总线的宽度，对于单体存储器，W就是数据总线的根数。 带宽的单位：兆字节/秒,3. 带宽,2019/5/13,36,提高存储器速度的途径, 采用高速器件 减少存取周期TM
14、，如引入Cache。 提高总线宽度 W，如采用多体交叉存储方式。 采用双端口存储器。 加长存储器字长。,2019/5/13,37,4价格,存储器的价格常用每位的价格来衡量。 设存储器容量为S位，总价格为C总，每位价格为c cC总/S C总不仅包含存储器组件本身的价格，也包括为该存储器操作服务的外围电路的价格。 存储器的总价格与存储容量成正比，与存储周期成反比。,2019/5/13,38,4. 可靠性,存储器的刷新可能会影响可靠性。 存储器可靠性的衡量指标主存的平均无故障时间MTBF。 MTBF越长，可靠性越高。 除上述几个指标外，功耗也是影响存储器性能的因素之一。,2019/5/13,39,容
15、量、速度、价格三个指标是相互矛盾、相互制约的。高速的存储器往往价格也高，因而容量也不可能很大。 为了较好地解决存储器容量、速度与价格之间的矛盾，在现代计算机系统中，通常都是通过辅助软、硬件，将不同容量、不同速度、不同价格的多种类型的存储器组织成统一的整体。即构成存储器系统的多级层次结构。,4.1.4 存储器系统的层次结构,2019/5/13,40,存储器层次结构,辅助软硬件,辅助硬件,2019/5/13,41,按层次结构自上而下 访问时间逐渐增长 寄存器的访问时间是几个纳秒 高速缓存的访问时间是寄存器访问时间的几倍 主存储器的访问时间是几十个纳秒 磁盘的访问时间最少10ms以上 磁带和光盘的访
16、问时间以秒来计量。,2019/5/13,42, 存储容量逐渐增大 寄存器约几十到几百字节 Cache约几百到几M字节 主存在几十MB到几GB之间 磁盘的容量为几十GB到几TB 磁带和光盘一般脱机存放，其容量只受限于用户的预算,2019/5/13,43, 存储器每位的价格逐渐降低 例如 主存的价格约每兆字节几角 磁盘的价格是每兆字节几分或更低 磁带的价格是每G字节几元或更低,2019/5/13,44,Cache 主存层次 主要解决速度问题 通过辅助硬件，把主存和Cache构成统一整体，使它具有接近Cache的速度、主存的容量和接近于主存的平均价格。 主存 辅存层次 主要解决容量问题 大量的信息存放在大容量的辅助存储器中，当需要使用这些信息时，借助辅助软、硬件，自动地以页或段为单位成批调入主存中。,2019/5/13,45,4.2 半导体存储器,4.2.1 半导体存储器的分类,2019/5/13,4
