计算机组成原理-存储系统

《计算机组成原理-存储系统》由会员分享，可在线阅读，更多相关《计算机组成原理-存储系统（81页珍藏版）》请在金锄头文库上搜索。

1、第四章 存储系统,存储器的两大功能： 1、 存储（写入Write） 2、 取出（读出Read） 三项基本要求： 1、大容量 2、高速度 3、低成本,4.1 概述,4.1.1 存储器相关特性 1.存取时间 从存储器收到读(或写)申请命令,到从存储器读(或写入)信息所需的时间称为存取时间(存储器访问时间) 2.存取周期 存取周期指示存储器做连续访问操作过程中一次完整的存取操作所需的全部时间。 指本次存取开始到下一次存取开始之间所需的时间。即 存取时间加上一段附加时间。,4.1.1 存储器相关特性,3.数据传输率 数据传输率是数据传入或传出存储器的速率。 R 单位：位数/每秒（bps）,4.1.2

2、存储器的分类,1.按存储器在系统中的作用分类 （1）主存（内存） 主要存放CPU当前使用的程序和数据。,速度快,容量有限,（2）辅存,（外存）,存放大量的后备程序和数据。,速度较慢,容量大,（3）高速缓存,存放CPU在当前一小段时间内 多次使用的程序和数据。,速度很快,容量小,4.1.2 存储器的分类,2. 按存储介质分类,（1）半导体存储器,利用双稳态触发器存储信息,静态存储器:,依靠电容存储电荷的原理存储信息,（2）磁表面存储器,动态存储器:,容量大，,长期保存信息，,利用磁层上不同方向的磁化区域表示信息。,非破坏性读出，,作外存。,功耗较大,速度快,作Cache。,功耗较小,容量大,速度

3、较快,作主存。,4.1.2 存储器的分类,（3）光盘存储器,速度慢。,利用光斑的有无表示信息。,容量很大，,非破坏性读出，,长期保存信息，,作外存。,3.按存取方式分类,随机存取：,可按地址访问存储器中的任一单元，,（1）随机存取存储器,访问时间与单元地址无关。,4.1.2 存储器的分类,RAM,存取周期或读/写周期,固存：,（ns）,：可读可写,ROM,：只读不写,PROM：,用户不能编程,用户可一次编程,EPROM：,用户可多次编程,（紫外线擦除）,EEPROM：,用户可多次编程,（电擦除）,速度指标：,作主存、高速缓存。,4.1.2 存储器的分类,（2）顺序存取存储器（SAM）,访问时读

4、/写部件按顺序查找目标地址，访问时间 与数据位置有关。如:磁带,等待操作,平均等待时间,读/写操作,两步操作,速度指标,（ms）,数据传输率,（字节/秒）,4.1.2 存储器的分类,（3）直接存取存储器（DAM）,访问时读/写部件先直接指向一个小区域，再在该区域内顺序查找。访问时间与数据位置有关。如:磁盘,三步操作,定位（寻道）操作,等待（旋转）操作,读/写操作,速度指标,平均定位（平均寻道）时间,平均等待（平均旋转）时间,数据传输率,（ms）,（ms）,（位/秒）,4.1.3 存储系统的层次结构,三级存储体系结构： 高速缓存 主存 外存 1）主存储器：指能由CPU直接编程访问的存储器。存放需

5、要执行的程序和需要处理的数据。也称为内存。 2）外存储器：指用来存放需要联机保存但暂不使用的程序和数据。对主存的补充和后援。位于主机的逻辑范畴之外。简称为外存。 3）高速缓存：存放最近要使用的程序和数据。解决CPU和主存之间的速度匹配。,4.1.3 存储系统的层次结构,1.主存-外存层次,为虚拟存储提供条件。,增大容量。,将主存空间与部分外存空间组成逻辑地址空间；,CPU,Cache,主存,外存,用户使用逻辑地址空间编程；,操作系统进行有关程序调度、存储空间分配、地址转换等工作。,4.1.3 存储系统的层次结构,2.主存-高速缓存层次 提高速度。,命中,不命中,4.2 半导体存储单元与存储芯片

6、,工艺,双极型,MOS型,TTL型,ECL型,速度很快、,功耗大、,容量小,电路结构,PMOS,NMOS,CMOS,功耗小、,容量大,工作方式,静态MOS,动态MOS,（静态MOS除外）,存储信息原理,静态存储器SRAM,动态存储器DRAM,（双极型、静态MOS型）：,依靠双稳态电路内部交叉反馈的机制存储信息。,（动态MOS型）：,依靠电容存储电荷的原理存储信息。,功耗较大,速度快,作Cache。,功耗较小,容量大,速度较快,作主存。,4.2.1 双极型存储单元与芯片,基本逻辑电路,1. 二极管：,2. 肖特基二极管：,3. 三极管：,三极管相当于一个由基极控制的无触点开关。当基极和发射极之间

7、的电压差较大时，三极管通导，集电极和发射极电压基本相同。,4.2.1 双极型存储单元与芯片,1.TTL型存储单元,V1 V2,Z,TTL原理：用两个双射极晶体管交叉反馈，构成双稳态电路。 左图中，V1，V2交叉反馈，构成双稳态电路，发射极接 字线Z，如果字线Z为低电平，可读/写，如果字线Z为高电平， 则数据保持。W和W是位线，数据通过W和W读出或写入。,4.2.1 双极型存储单元与芯片,定义： 当V1通导而V2截止时，存储信息为0， 当V2通导而V1截止时，存储信息为1。 TTL的读写方式(字位线和时间关系）,4.2.1 双极型存储单元与芯片,2.TTL型存储芯片,电源Vcc，接+5伏 地，G

8、ND 片选S ，为低电平时选中芯片 地址4位A3A0 数据输入DI4DI1，数据输出DO4DO1。 写命令W，低电平写入，高电平读出,4.2.1 双极型存储单元与芯片,四个位平面的译码结构,4.2.1 双极型存储单元与芯片,一个位平面的译码结构,A3A2,A1A0,若： A3A0 = 0110,行：X1列：Y2,4.2.2 静态MOS存储单元与芯片,1.六管单元,（1）组成,V1、V3：MOS反相器,Vcc,触发器,V2、V4：MOS反相器,V5、V6：控制门管,Z,Z：字线，选择存储单元,位线，完成读/写操作,W,W：,（2）定义,“0”：V1导通，V2截止；,“1”：V1截止，V2导通。,

9、4.2.2 静态MOS存储单元与芯片,（3）工作,V5、V6,Z：加高电平，,高、低电平，写1/0。,（4）保持,只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，称静态。,导通，选中该单元。,电流，读1/0。,Z：加低电平，,V5、V6截止，该单元未选中，保持原状态。,静态单元是非破坏性读出，读出后不需重写。,4.2.2 静态MOS存储单元与芯片,2.静态MOS存储芯片 例.SRAM芯片2114（1K4位）（四管）,地址端：,A9A0（入）,数据端：,I/O4I/01（入/出）,控制端：,片选CS,写使能WE,= 0 写,= 1 读,电源、地：Vcc，GND,= 0

10、 选中芯片,= 1 未选中芯片,4.2.2 静态MOS存储单元与芯片,读写时序 为了让芯片正确工作，必须按时序提供正确的地址、 控制、数据信号。 （1）读周期,地址信号：,控制信号：CS,数据信号：Dout,4.2.2 静态MOS存储单元与芯片,（2）写周期,地址信号：,控制信号：CS WE,数据信号：Dout Din,4.2.3 动态MOS存储单元与芯片,1.四管存储单元,（1）组成,V1、V2：记忆管,C1、C2：柵极电容,V3、V4：控制门管,Z：字线,（2）定义,“0”：V1导通，V2截止,“1”：V1截止，V2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）。,4.2.

11、3 动态MOS存储单元与芯片,（3）工作,Z：加高电平，,V3、V4导通，选中该单元。,高、低电平，写1/0。,高电平，断开充电回路，,读1/0。,（4）保持,Z：加低电平，,V3、V4截止，该单元未选中，保持原状态。,需定期向电容补充电荷（动态刷新），称动态。,四管单元是非破坏性读出，读出过程即实现刷新。,4.2.3 动态MOS存储单元与芯片,2.单管动态存储单元 （1）组成,C：记忆单元,V：控制门管,Z：字线,W：位线,（2）定义,（4）保持,写入：Z加高电平，T导通，,读出：W先预充电，,根据W线电位的变化，读1/0。,断开充电回路。,Z：加低电平，,单管单元是破坏性读出，读出后需重写

12、。,“0”：C无电荷，电平V0（低）,“1”：C有电荷，电平V1（高）,（3）工作,Z加高电平，V导通，,3.存储芯片DRAM （Intel 2164）,地址端：,A7A0（入）,数据端：,Di（入）,控制端：,片选,写使能WE,= 0 写,= 1 读,分时复用，提供16位地址。,Do（出）,行地址选通RAS,列地址选通CAS,高8位地址,低8位地址,=0时A7A0为行地址,=0时A7A0为列地址,4.2.4 半导体只读存储器,ROM 指一般情况下只能读出、不能写入的存储器 1、掩模型只读存储器（MROM）,4.2.4 半导体只读存储器,上页MROM结构图的说明： 1）MROM的存储元可由二极

13、管、双极型晶体管或MOS管等构成，厂家生产时按用户要求做好，用户不能修改。 2）上图是采用MOS管的1024*8位的MROM，单译码，1024行，每行8位。译码器行选择线选中为高电平，一行8管，如果某管导通，则对应位为0，否则为1。输出为D0，D1 D7。 3）特点： 信息一次写入后不能修改，灵活性差。 信息固定不变，可靠性高。 生产周期长，适合定型批量生产。,4.2.4 半导体只读存储器,2、可编程只读存储器（PROM） 1）为克服MROM的缺点，设计了一种出厂时全0，用户可修改1次的ROM。 2）有两种产品： 结破坏型：行列交点处制作一对彼此反向的二极管，平 时不通，为0；若加高电平，击穿

14、1只二极管，则写1。 熔丝型：行列交点处连接一段熔丝，连通为0，若加高电平熔断，则写1。 3）以熔丝型为例：见下图，单译码，4字*4位，每个字实际上是一个多发射极管，每个发射极通过熔丝与位线相连。,4.2.4 半导体只读存储器,可编程只读存储器（PROM）结构图：,4.2.4 半导体只读存储器,3.可擦除可编程只读存储器（EPROM） 基本存储器电路,EPROM管栅极由SiO2多晶硅 组成，浮空，无电荷，该管不 通，漏极D和源极S间无电流， 存储信息为1，若要写0，在D 和S间加25V电压，该管瞬间 击穿，电子进入浮栅，高压撤 除后，浮栅上电子无法泄漏， 变负，该管导通，存储信息0。,4.2.

15、4 半导体只读存储器,芯片举例 Intel 2716 ，2K x 8，24脚,说明：芯片上有石英玻璃窗口，紫外线照射时，浮栅上电子获得能量后逸去，芯片被擦除为全1。 工作方式见课本P203 表4-1。,4.2.4 半导体只读存储器,4.电可擦除可编程只读存储器（EEPROM） 将EPROM改为用电来擦写。而且一次不需全部擦除，可以只改写某个单元。 5.FLASH MEMORY 1）闪存是一种快擦写存储器，具有不挥发性，可以在线 擦除和重写。 2）集成度高、高可靠性、抗振动、价格低 3）结构和EEPROM相似 4）具有很大发展潜力。,4.2.4 半导体只读存储器,6、各种ROM的比较,4.3 主

16、存储器组织,主存储器的组织涉及到： 1）主存储器的逻辑设计 2）DRAM的动态刷新问题 3）主存与CPU的连接、匹配 4）主存的校验,4.3.1 主存储器的逻辑设计,存储器的总容量 = 字数 （单元数）X 位数 1）若按字节编址：位数 = 8（一个字节） 2）若按字编址：位数 = 字长（通常为字节的整数倍） 存储器的逻辑设计需要考虑： 可供选用的存储芯片类型、型号，每片的容量。如果每片的容量低于总容量，则需要用若干芯片组成。相应地，可能存在位数和字数的扩展问题。,4.3.1 主存储器的逻辑设计,例1：用2114（1K4）SRAM芯片组成容量为4K8的存储器。地址总线A15A0（低）,双向数据总线D7D0（低）,读/写信号线R/W。给出芯片地址分配与片选逻辑,并画出M框图。,1.计算芯片数,（1）先扩展位数，再扩展单元数。,2片1K4,1K8,4组1K8,4K8,8片,（2）先扩展单元数，再扩展位