cadence教程—清华大学微电子课件

上传人:F****n 文档编号:88120015 上传时间:2019-04-19 格式:PPT 页数:116 大小:3.25MB
返回 下载 相关 举报
cadence教程—清华大学微电子课件_第1页
第1页 / 共116页
cadence教程—清华大学微电子课件_第2页
第2页 / 共116页
cadence教程—清华大学微电子课件_第3页
第3页 / 共116页
cadence教程—清华大学微电子课件_第4页
第4页 / 共116页
cadence教程—清华大学微电子课件_第5页
第5页 / 共116页
点击查看更多>>
资源描述

《cadence教程—清华大学微电子课件》由会员分享,可在线阅读,更多相关《cadence教程—清华大学微电子课件(116页珍藏版)》请在金锄头文库上搜索。

1、,Cadence设计系统介绍 清华大学微电子所,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具Dracula,Cadence 系统概述,Cadence 概述,设计流程,系统组织结构,系统启动,帮助系统,Cadence 概述,为什么要学习 Cadence工具,Cadence 概述,集成电路发展趋势,Cadence 概述,市场需求以及工艺技术的发展使得设计 复杂度提高,为满足这样的需求,我们 必须掌握最强大的 EDA 工具,Cadence 概述,Synopsys,Alta,Epic,Synopsys,IKOS,Cadence,Com

2、pass,Synopsys,Vantage,IKOS,Vantage,Cadence,Synopsys,Synopsys,Compass,Mentor Graphics,Cadence,Avant!,Mentor Graphics,Sunrise,Synopsys,Compass,Cadence 概述,全球最大的 EDA 公司 提供系统级至版图级的全线解决方案 系统庞杂,工具众多,不易入手 除综合外,在系统设计,在前端设计输入和仿真,自动布局布线,版图设计和验证等领域居行业领先地位 具有广泛的应用支持 电子设计工程师必须掌握的工具之一,Cadence 概述,System-Level Desig

3、n Function Verification Emulation and Acceleration Synthesis/Place-and-Route Analog,RF,and Mixed-Signal Design Physical Verification and Analysis IC Packaging PCB Design,集成电路设计流程,客户,功能定义,电路生成,功能验证,测试生成,布局布线,后仿真,CELL 设计流程,创建工艺文件,版图单元,验证版图,反标注,打印输出,生成抽象,生成参数化单元,生成复杂阵列,符号生成,模拟,单元转换,系统组织结构,大多数 Cadence 工

4、具使用同样的库模型,库结构按目录结构组织数据,这利于不同工具之间的数据交互和一致操作。,物理组织,逻辑组织,目录,库,子目录,单元,子目录,视图,系统组织结构,系统组织结构,DDMS(Design Data Management System),DDMS,物理路径 Path/lib/cell_1/layout_3.0,逻辑名称 cell_1 layout 3.0,Library.lib,系统统组织结构,Example,vendlib,dff,mux2,gates,body,Vhdl.vhd,/usr/proj/vendlib,/usr/proj/vendlib/dff,/usr/proj/ve

5、ndlib/mux2,/usr/proj/vendlib/mux2/gates,/usr/proj/vendlib/mux2/body,系统组织结构,Terms and Definitions 库(library):特定工艺相关的单元集合 单元(cell):构成系统或芯片模块的设计对象 视图(view):单元的一种预定义类型的表示 CIW:命令解释窗口 属性(attributes):预定义的名称-值对的集合 搜索路径(search path):指向当前工作目录和 工作库的指针,系统启动,环境设置 1 .cshrc 文件设置 .cshrc文件中指定 Cadence 软件和 licence 文件所

6、在的路径 2 .cdsenv 文件设置 .cdsenv 文件包含了 Cadence 软件的一些初始设置,该文件用 SKILL 语言写,Cadence 可直接执行 3 .cdsinit 文件设置 4 cds.lib 文件设置,系统启动,5 工艺文件(technology file) 技术文件包含了设计必需的很多信息,对设计,尤其是版图设计很重要。它包含层的定义,符号化器件定义,几何、物理、电学设计规则,以及一些针对特定 Cadence 工具的规则定义,如自动布局布线的规则,版图转换成 GDSII 时所使用层号的定义。 6 显示文件(display.drf),系统启动,系统启动 1 前端启动命令,

7、系统启动,2 版图工具启动命令,系统启动,3 系统级启动命令,系统启动,系统启动,Command Interpreter Window(CIW),Log 文件,菜单栏,窗口号,输出域,命令提示行,输入域,鼠标按钮提示,帮助系统,两种方式寻求帮助 1 openbook 在UNIX提示符下输入命令 openbook: host openbook & 2 工具在线帮助 每个工具右上角的“help”菜单,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具Dracula,版图设计工具Virtuoso LE,Virtuoso Layout Ed

8、itor版图编辑大师 Cadence最精华的部分在哪里,Virtuoso Layout Editor,界 面 漂 亮 友 好,功 能 强 大 完 备,操 作 方 便 高 效,版图设计工具Virtuoso LE,目标,理解 Layout Editor 环境,学会如何使用 Layout Editor,学会运行交互 DRC&LVS,学会将设计转为Stream format,学会定制版图编辑环境,版图设计工具Virtuoso LE,单元设计具体流程,Virtuoso LE 使用介绍,第一步:建库 执行:CIWToolsLibrary Manager LMFileNewLibrary,Virtuoso

9、LE 使用介绍,第二步:指定工艺文件,Virtuoso LE 使用介绍,第三步:建立版图单元 执行:LMFileNewCell View,Virtuoso LE 使用介绍,第四步:打开版图单元 执行:CIWFileOpen,选择库,选择视图,选择单元,版图设计工具Virtuoso LE,版图编辑环境,版图设计工具Virtuoso LE,Virtuoso Layout Editing,版图设计工具Virtuoso LE,LSW-层选择窗口,版图设计工具Virtuoso LE,设置有效 Drawing 层 执行:LSWEditSet Valid Layers,版图设计工具Virtuoso LE,D

10、isplay Resource Editor,版图设计工具Virtuoso LE,Layers and display.drf,版图设计工具Virtuoso LE,Set Display Options,版图设计工具Virtuoso LE,Set Editor Options,版图设计工具Virtuoso LE,鼠标用法,版图设计工具Virtuoso LE,工艺文件流图,版图设计工具Virtuoso LE,Technology File 命令,版图设计工具Virtuoso LE,主要编辑命令 Undo取消 Redo恢复 Move移动 Copy复制 Stretch拉伸 Delete删除 Merg

11、e合并 Search搜索,编辑命令非常友好,先点击 命令,然后对目标图形进行操作,版图设计工具Virtuoso LE,主要创建命令 Rectangle矩形 Polygon多边形 Path互联 Label标签 Instance例元 Contact通孔,现在LSW中选中层,然后点击 创建命令,在画相应图形,绘制反相器版图,INV Example 首先回顾一下CMOS反相器制作流程: Stage 1:,N well,P well,绘制反相器版图,Stage 2:,P diffusion,N diffusion,绘制反相器版图,Stage 3:,Poly gate,绘制反相器版图,Stage 4:,P

12、+ implant,N+ implant,绘制反相器版图,Stage 5:,contact,绘制反相器版图,Stage 6:,Metal 1,绘制反相器版图,Stage 7:,via,绘制反相器版图,Stage 8:,Metal 2,绘制反相器版图,版图编辑工具使用,器件加工工艺流程,OK!,绘制反相器版图,1,绘制反相器版图,2,绘制反相器版图,3,绘制反相器版图,4,绘制反相器版图,5,绘制反相器版图,6,绘制反相器版图,7,绘制反相器版图,8,绘制反相器版图,9,Virtuoso Layout Editor,现在,您已经掌握版图编辑大师的基本操作,通过上机实验巩固和提高!,Cadence

13、设计系统介绍 清华大学微电子所,OUTLINE,Cadence 系统概述,版图设计工具Virtuoso LE,版图验证工具Diva,版图验证工具Dracula,设计流程,版图验证,版图验证的必要性? 确保版图绘制满足设计规则 确保版图与实际电路图一致 确保版图没有违反电气规则 可供参数提取以便进行后模拟,版图验证,IC 后端流程图:,Cadence 版图验证工具,Diva Diva 是 Cadence 的版图编辑大师Virtuoso集成的交互式版图验证工具,具有使用方便、操作快捷的特点,非常适合中小规模单元的版图验证。 Dracula Dracula(吸血鬼)是 Cadence 的一个独立的版

14、图验证工具,按批处理方式工作,功能十分强大,目前是完整芯片验证的标准。,版图验证工具DIVA,Diva Design Interactive Verification Automation DIVA 是 Cadence软件中的验证工具集,用它可以找出并纠正设计中的错误.它除了可以处理物理版图和准备好的电气数据,从而进行版图和线路图的对查(LVS)外。还可以在设计的初期就进行版图检查,尽早发现错误并互动地把错误显示出来,有利于及时发现错误所在,易于纠正。,版图验证工具DIVA,Diva 工具集组成: 1.设计规则检查(iDRC) 2.版图寄生参数提取(iLPE) 3.寄生电阻提取(iPRE) 4

15、.电气规则检查(iERC) 5.版图与电路图一致比较(iLVS),版图验证工具DIVA,Remark: Diva中各个组件之间是互相联系的,有时候一个组件的执行要依赖另一个组件先执行。例如:要执行LVS就先要执行DRC。 运行 Diva 之前,要准备好规则验证文件,这些文件有默认名称:做DRC时的文件应以divaDRC.rul命名,版图提取文件以divaEXT.rul命名。做LVS时规则文件应以divaLVS.rul命名。,版图验证工具DIVA,DIVA功能 DRC Extractor ERC LVS,版图验证工具DIVA,DRC:对 IC 版图做几何空间检查,以确保线路能够被 特定加工工艺实

16、现。 ERC:检查电源、地的短路,悬空器件和节点等电气 特性。 LVS:将版图与电路原理图做对比,以检查电路的连 接,与MOS的长宽值是否匹配。 LPE:从版图数据库提取电气参数(如MOS的W、L值 BJT、二极管的面积,周长,结点寄生电容等) 并以Hspice 网表方式表示电路。,版图验证工具DIVA,DIVA工具流程,版图验证工具DIVA,Design Rule Checking,版图验证工具DIVA,DRC 界面,版图验证工具DIVA,Checking Method指的是要检查的版图的类型: Flat 表示检查版图中所有的图形,对子版图块不检查。 Hierarchical利用层次之间的结构关系和模式识别优化,检查电路中每个单元块内部是否正确。 hier w/o

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > PPT模板库 > PPT素材/模板

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号