《场效应器件物理14频率5cmos》由会员分享，可在线阅读，更多相关《场效应器件物理14频率5cmos（51页珍藏版）》请在金锄头文库上搜索。
1、2019/3/2,1,半导体物理与器件,西安电子科技大学 XIDIDIAN UNIVERSITY 张丽 第11章 MOSFET基础 11.4 频率限制特性 11.5 CMOS技术 11.6小结,2019/3/2,XIDIAN UNIVERSITY,2,2019/3/2,XIDIAN UNIVERSITY,1.4 频率特性 本节内容,模型的基本概念 MOSFET的小信号等效电路 频率限制因素 截止频率的定义、推导和影响因素,2019/3/2,3,1.4 频率特性 模型概述,电路设计中为准确预测电路性能，利用电路仿真软件对电路进行仿真验证。 常用的电路仿真软件如HSPICE、PSPICE、SPEC
2、TRE 仿真：围绕器件建立电路的IV关系，是一数学求解的过程。 电路中元器件要用模型和模型参数来替代真正的器件。 模型：反映器件特性，可采用数学表达式、等效电路等形式。 常用模型：等效电路模型。 模型参数：描述等效电路中各元件值所用的参数。 等效电路模型建立方法： 首先通过器件物理分析确定器件等效电路模型的具体形式， 再把元器件看成一个“黑箱”，测量其端点的电学特性，提取出描述该器件特性的模型参数。得到一等效电路模型代替相应器件。,2019/3/2,4,1.4 频率特性 MOSFET物理模型：交流小信号参数,源极串联电阻,栅源交叠电容,漏极串联电阻,栅漏交叠电容,漏-衬底pn结电容,栅源电容,
3、栅漏电容,跨导,寄生参数,本征参数,2019/3/2,5,1.4 频率特性 完整的小信号等效电路,共源n沟MOSFET小信号等效电路（VBS=0）,总的栅源电容,总的栅漏电容,2019/3/2,6,1.4 频率特性 完整的小信号等效电路：VBS影响,共源n沟MOSFET小信号等效电路（VBS0）,2019/3/2,7,1.4 频率特性 模型参数,模型参数：描述等效电路中各元件值所用的参数。 与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA 与VT相关的模型参数：VT0，GAMMA， PHI 与栅相关的三个电容参数：CGD，CGS，CGB,2019/3/2,8,1.4 频率特性 模
4、型和模型参数特点：,部分模型参数的定义和0.5um工艺模型参数的典型值,2019/3/2,9,1.4 频率特性 模型和模型参数特点：,随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修正，模型的发展级别特别多，模型也越来越复杂。 LEVEL1 最简单，适合长沟道器件，均匀掺杂的预分析 LEVEL2 含详细的器件物理二级模型，但公式复杂，模拟效率低，小尺寸 管符合不好。 LEVEL3 经验模型，公式简单。模拟效率高，精度同LEVEL2。小尺寸管精 度不高。 BSIM1（Berkly Short-channel IGET ModelLEVEL13，28） 经验模型，记入电参数对几何尺寸
5、的依赖性。长沟道管（1um以 上的器件）精度高。,2019/3/2,10,1.4 频率特性 模型和模型参数特点：, BSIM2（LEVEL39） 与BSIM1形式基本相同 改进电流公式，L=0.25um以上的器件精度高。 在几何尺寸范围大时，必须分成几个几何尺寸范围，对应几套模 型参数，每套参数适用于一个窄范围。 BSIM3 （LEVEL47、49） 基于物理模型，而不是经验公式。 在保持物理模型的基础上改进精度和计算效率，适用于不同的尺 寸范围。 尽可能减少器件模型参数（BSIM2 60个，BSIM3 33个） 注意不同工作区域的连续性，以使电路模拟时收敛性好。 *基于MOS器件的准二维分析
6、（记入几何和工艺参数）,电路设计用到的器件模型、模型参数由晶圆制造厂提供，是工艺厂家根据制备的器件提取。 生产工艺线不同、晶圆制造厂不同，器件模型则不同,2019/3/2,11,1.4 频率特性 简化的小信号等效电路,只计入rds,2019/3/2,12,1.4 频率特性 高频等效电路,忽略寄生参数rs, rd, rds ,和 Cds，高频小信号等效电路,2019/3/2,13,1.4 频率特性 MOSFET频率限制因素,限制因素2：栅电容充放电需要的时间,限制因素1：沟道载流子的沟道输运时间,沟道渡越时间通常不是主要频率限制因素,2019/3/2,14,1.4 频率特性 电流-频率关系,负载
7、电阻,输入电流,输出电流,密勒效应：将跨越输入-输出端的电容等效到输入端，C值会扩大（1K）倍，K为常数,2019/3/2,15,1.4 频率特性 含有密勒电容等效电路,米勒电容：使输入阻抗减小,2019/3/2,16,1.4 频率特性 截止频率推导,2019/3/2,17,1.4 频率特性 提高频率特性途径,提高迁移率（100方向，工艺优质） 缩短L 减小寄生电容（硅栅基本取代了铝栅）,2019/3/2,XIDIAN UNIVERSITY,18,2019/3/2,XIDIAN UNIVERSITY,1.4 频率特性 需掌握内容,模型的基本概念 MOSFET的高低频等效电路 思考：饱和区VGS
8、变化，沟道电荷的来源？ 频率特性的影响因素 米勒电容和含CM的等效电路 截止频率的定义、推导和影响因素 提高截止频率的途径,2019/3/2,XIDIAN UNIVERSITY,19,2019/3/2,XIDIAN UNIVERSITY,1.5 开关特性 本节内容,CMOS概念 CMOS如何实现低功耗，全电平摆幅 CMOS的开关过程及影响因素 MOSFET的版图 CMOS闩锁效应 MOSFET的噪声特性,2019/3/2,20,1.5 开关特性 开关原理,MOS开关相当于一个反相器。,CMOS反相器,2019/3/2,21,1.5 开关特性 什么是CMOS？,CMOS（Complentary
9、互补CMOS） n沟MOSFET与p沟MOSFET互补 实现低功耗、全电平摆幅 数字逻辑电路的首选工艺,2019/3/2,22,1.5 开关特性 CMOS反相器,NMOS传输高电平会有VTN的损失。原因？ PMOS传输低电平会有VTP的损失。原因？,CMOS如何实现低功耗，全电平摆幅？,CLT:输出端对地总电容，包括下一级负载电容、引线电容、NMOS和PMOS的漏衬PN结电容。,全电平摆幅：VOH- VOL=VDD-0=VDD 静态功耗：充放电完成后电路的功耗，近似为零: 静态时一管导通，另一管截止，不存在直流通路。 动态功耗：输入高低电平转换过程中的功耗。,2019/3/2,23,1.5开关
10、特性 开关时间,开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff。 来源：载流子沟道输运时间，（本征延迟） 输出端对地电容的充放电时间。（负载延迟） 提高开关速度途径（降低开关时间）： 减小沟长L（L5um,开关速度由负载延迟决定） 减小对地总电容：引线电容、NOMS PMOS的DB间PN结电容等寄生电容。 增加跨导，提高充放电电流。（跨导和I都正比于增益因子）,2019/3/2,24,1.5 开关特性 CMOS实现,n沟MOSFET,p沟MOSFET,场氧：用作管间隔 离，因存在场 区寄生晶体管,栅氧（用作MOS电容的介质）,通常接电路最低电位,通常接电路最高电位,2
11、019/3/2,25,1.5 开关特性 CMOS的工艺类型,P阱,n阱,双阱,2019/3/2,26,1.5 开关特性 版图,ASIC 设计流程： 系统设计逻辑设计电路设计版图设计制造 版图：相互套合的图形，用来制备掩膜版，掩膜版用于芯片光刻、扩散等工艺；不同物理层对应不同掩模版 同类型的SD区、栅区、金属区、接触孔对应四层掩模板。 一个MOS器件版图至少是四层掩模板图形的套合 淀积金属前，芯片表面有绝缘物。若使M和S在源漏区形成欧姆接触，需利用接触孔掩模板在源漏区上方刻蚀掉绝缘物，以使M和S直接接触。,2019/3/2,27,1.5 开关特性 MOSFET版图,版图由电路所要求电特性和工艺要
12、求的设计规则共同决定。 电特性：ID、gm等参数决定了W/L （设计参数）。 工艺要求的设计规则：图形和图形之间的尺寸要求。 防止因掩模图形的断裂和碰接而造成电路的开路和短路。,2019/3/2,28,1.5 开关特性 反相器版图,2019/3/2,29,1.5 开关特性 CMOS与非门,与非门: 全1得0 见0得1,2019/3/2,30,1.5 开关特性 CMOS或非,或非门: 全0得1 见1得0,2019/3/2,31,1.5 开关特性 CMOS闩锁效应,p+源区 n阱 p型衬底 n+源区,Ig：大的电源脉冲干扰或受辐照产生。,闩锁效应（Latch up）：寄生的可控硅结构在外界因素触发
13、导通，在电源和地之间形成大电流的通路现象。,2019/3/2,32,1.5 开关特性 CMOS闩锁效应,SOI（Silicon-On-Insulator，绝缘衬底上的硅）： 是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形 成半导体薄膜，制作器件。 优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS 电路中的寄生闩锁效应。,2019/3/2,XIDIAN UNIVERSITY,33,2019/3/2,XIDIAN UNIVERSITY,1.5 开关特性 需掌握内容,CMOS如何实现低功耗，全电平摆幅 CMOS的开关过程及影响因素 思考：单管MOSFET作传输门时输出VT
14、的损失？ CMOS闩锁效应过程,2019/3/2,34,1.6补充 温度特性,MOSFET可通过选择合适的（VGSVT），ID温度系数可为0。,u和温度关系：栅压使半导体表面强反型时，u随温度上升呈下降趋势。 在55150 温度范围内， uT-1；负温度系数 VT与温度关系：VT表达式对T求偏导，主要来源于费米势随温度的变化。 N沟：负的；P沟：正的。 ID与温度关系：与（VGSVT）相关 （VGSVT）较大时，ID随温度变化由 迁移率温度系数决定，为负。 （VGSVT）较小时，ID随温度变化由 （VT温度系数）决定，为正。,2019/3/2,35,1.6补充 噪声特性,MOSFET的噪声主要来源：沟道热噪声和闪烁噪声。,沟道热噪声：沟道载流子的无规则热运动造成，通过沟道电阻生成热噪声电压，使沟道电势分布发生起伏，致使有效栅压发生波动，从而导致漏电流出现涨落。,闪烁噪声：载流子在沟道内漂移时，会对Si和SiO2界面处界面陷阱充放电，从而使漏电流受影响。噪声电压与频率成反比，也叫1/f噪声。,噪声特性对于小信号放大器等模拟电路设计是至关重要的。,MOS管的所有噪声都会以等效噪声电压反映到输入端，通过器件跨导以漏电流噪声形式进入电路。,2019/3/2,XIDIAN UNIVERSITY,36,2019/3/2,XIDIAN UNIVERSI
