eda技术课程备课讲义

《eda技术课程备课讲义》由会员分享，可在线阅读，更多相关《eda技术课程备课讲义（36页珍藏版）》请在金锄头文库上搜索。

1、1 EDA 技术 任课教师： 沈 XX 2 本课程安排： 学时： 48学时（课堂教学 28学时，上机实验 20学时） 课堂教学内容： 第一章、 EDA技术与 PLD概述 第二章、 Altera及 Xilinx可编程逻辑器件 第三章、 MAX+PLUS 开发系统入门 第四章、硬件描述语言 VHDL 第五章、实验系统箱介绍 第六章、 VHDL设计应用实例 教学目的： 了解一类器件，掌握一门设计语言，熟悉一种设计工具。 3 实验教学内容及要求： 分 5次共 20学时。 实验一：一位全加器的设计 ; 实验二： 0-999计数器及七段译码显示电路设计； 实验三：扫描显示电路设计； 实验四：数字频率计的设

2、计及实现。（ 2次） 掌握 EDA开发系统 MAX+PLUS II，从简单的电路设计入手，到最后能够设计比较复杂的电子系统。培养利用 EDA技术设计电路系统的实际动手能力。 实验教学目的： 了解一类可编程逻辑器件，掌握一门硬件描述 语言，熟悉使用一种 EDA设计工具，设计自己的芯片。 4 教材及参考资料 教材： EDA技术及应用 谭会生、张昌凡 编著 西安电子科技大学出版社 参考资料： CPLD技术及其应用 宋万杰 等编著 西安电子科大出版社出版 VHDL硬件描述语言与数字逻辑电路设计 侯伯亨 顾新 等编著 西安电子科技大学出版社 CPLD/FPGA的开发和应用 徐光辉 等编著 电子工业出版社

3、出版 5 EDA技术的相关网址： 6 第一章 EDA技术概述 1.1 EDA技术及其发展 一、什么是 EDA？ Electronic Design Automation 即电子设计自动化。 二、 EDA技术发展的三个阶段： 1、早期电子 CAD阶段 20世纪 70年代，属 EDA技术发展初期。利用计算机、二维图形编辑与分析的 CAD工具，完成布图布线等高度重复性的繁杂工作。 典型设计软件如 Tango布线软件。 7 20世纪 80年代初，出现了低密度的可编程逻辑器件（ PAL_Programmable Array Logic 和 GAL_Generic Array Logic），相应的

4、EDA开发工具主要解决电路设计没有完成之前的功能检测等问题。 80年代后期， EDA工具已经可以进行初级的设计描述、综合、优化和设计结果验证。 2、计算机辅助工程设计 CAE阶段 8 20世纪 90年代，可编程逻辑器件迅速发展，出现功能强大的全线 EDA工具。具有较强抽象描述能力的硬件描述语言 (VHDL、 Verilog HDL)及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发（即 SOC_ System On a Chip：单片系统、或片上系统集成）。 开始实现 “ 概念驱动工程 ” （ Concept Driver Engineering, CDE ）的梦想。 3、

5、电子设计自动化 (EDA)阶段 9 三、 EDA的广义定义范围包括： 1、半导体工艺设计自动化； 2、可编程器件设计自动化； 3、电子系统设计自动化； 4、印刷电路板设计自动化； 5、仿真与测试、故障诊断自动化； 6、形式验证自动化。 以上各部分统称为 EDA工程 10 以 大规模可编程逻辑器件 为设计载体，以 硬件描述语言 为系统逻辑描述的主要表达方式，以计算机、大规模可编程器件的 开发软件 及 实验开发系统为设计工具，自动完成用软件方式描述的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最

6、终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。 四、 EDA技术的 狭义定义： 11 12 一、 传统设计方法： 自下而上（ Bottom - up)的 设计方法，是以固定功能元件为基础，基于电 路板的设计方法。 固定功能元件 电路板设计 完整系统构成 系统调试、测试与性能分析 系统功能需求 1.2 传统设计方法和 EDA方法的区别： 输入 输出 13 1. 设计依赖于设计师的经验。 2. 设计依赖于现有的通用元器件。 3. 设计后期的仿真不易实现和调试复杂。 4. 自下而上设计思想的局限。 5. 设计实现周期长，灵活性差，耗时 耗力，效率低下。 传统设计方法的缺点： 14 二、

7、EDA方法 ：自上而下（ Top - Down)的设计方法。其方案验证与设计、系统逻辑综合、布局布线、性能仿真、器件编程等均由 EDA工具一体化完成。 设计思想不同： 自上而下（ Top - Down)的设计方法。 自上而下是指将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大，则还需将子系统进一步分解为更小的子系统和模快，层层分解，直至整个系统中各个子系统关系合理，并便于逻辑电路级的设计和实现为止。 自上而下设计中可逐层描述，逐层仿真，保证满足系统指标。 15 系统规格设计 功能级描述 功能级仿真 逻辑综合、优化、布局布线 定时仿真、定时检查 输出门级网表 ASIC芯片投片、 PL

8、D器件编程、测试 ASIC:Application Specific Integrated Circuits, PLD: Programmable Logic Devices 16 三、传统方法与 EDA方法比较： 传统方法 1.从下至上 2.通用的逻辑元、器件 3.系统硬件设计的后期 进行仿真和调试 4.主要设计文件是电原 理图 EDA方法 1.自上至下 2.可编程逻辑器件 3.系统设计的早期进行仿 真和修改 4.多种设计文件，发展趋 势以 HDL描述文件为主 5.降低硬件电路设计难度 EDA技术极大地降低硬件电路设计难度，提高设计效率，是电子系统设计方法的质的飞跃。 17 1.3 EDA技

9、术的主要内容 实现载体：大规模可编程逻辑器件 （ PLD:Programmable Logic Device） 描述方式：硬件描述语言 （ HDL:Hard descripation Lauguage) VHDL、 Verlog HDL等 设计工具：开发软件、开发系统 硬件验证：实验开发系统 18 FPGA： Field Programmable Gates Array CPLD： Complex Programmable Logic Device 主流公司： Xilinx、 Altera、 Lattice FPGA/CPLD 显著优点： 开发周期短、投资风险小、产品上市速 度快、市场适应能力

10、强、硬件修改升级方便。 一、 大规模可编程逻辑器件 19 三类器件的主要性能指标比较 ASIC： Application Specific Integrated Circuits 指 标 PLD ASIC 分离式逻辑速 度 很好 很好 差集成度 很好 很好 差价 格 很好 很好 差开发时间 很好 差 较好样品及仿真时间 很好 差 差制造时间 很好 差 较好使用的难易成度 很好 差 较好库存风险 很好 差 较好开发工具的支持 很好 很好 差20 VHDL： IEEE标准，系统级抽象描述能力较强。 Verilog: IEEE标准，门级开关电路描述能力 较强。 ABEL: 系统级抽象描述能力差，适合

11、于门级 电路描述。 二、 硬件描述语言 （ HDL_Hardware Description Language） 21 EDA开发工具分为： 集成化的开发系统 : 特定功能的开发软件：综合软件 仿真软件 三、软件开发工具 22 Altera 公司： Quartus 、 Maxplus 系列 Xilinx 公司： ISE、 Foundation、 Aillance系列 Lattice公司： ispDesignEXPERT 系列 集成化的开发系统 23 综合类： Synplicity公司的 Synplify/Synplify Pro Synopsys公司的 FPGAexpress、 FPGA co

12、mpiler Mentor公司的 LeonardoSpectrum 仿真类： Model Tech公司的 Modelsim Aldec 公司的 Active HDL Cadence公司的 NC-Verilog、 NC-VHDL、 NC-SIM 特定功能的开发软件 24 四、实验开发系统 25 一、设计输入子模块 用图形编辑器、文本编辑器作设计描述， 完成语义正确性、语法规则的检查。 二、设计数据库子模块 系统的库单元、用户的设计描述、中间 设计结果。 三、分析验证子模块 各个层次的模拟验证、设计规则的检查、 故障诊断。 1.4 EDA软件系统的构成 26 四、综合仿真子模块 实现从高层抽象描述

13、向低层次描述的自 动转换，及各个层次的仿真验证。 五、布局布线子模块 完成由逻辑设计到物理实现的映射。 27 一、 EDA技术的发展趋势 1、广度上：大型机 工作站 微机 2、深度上： ESDA：（ Electronic System Design Automation ） CE： （ Concurrent Engineering 并行设 计工程） 单芯片集成：（ SOC/SOPC： System On a Programmable Chip） 1.5 EDA技术及 EDA工具的发展趋势 28 ESDA： ESDA软件集成系统的构成和设计、仿真过程 技术要求 系统目标定义 算法建立与仿真验证

14、任务分解、定义设计规范 系统级仿真 硬件系统设计 VHDL、 AHDL设计 数字电路设计 模拟电路设计 综合与优化 优化设计 硬件仿真库 电路级仿真 器件模拟库 电路结构与模块划分 ASIC方式综合优化 ASIC 模拟库 PLD、 FPGA器件库 PCB、 MCM实现方式 数模混合电路优化 PLD、 FPGA方式综合优化 电路级验证、布局布线器 设计参数提取和仿真验证 系统调试、系统测试 测试仪器仪表 行为功能 设计验证 算法软件 控制软件 设计系统 专用开发系 统微控制器 总体要求、算法建立 专用控制系统 PLD的设计 29 并行工程（ CE）： CE是将电子产品及相关制造直至销售、维护全过程统一进行设计的一种方法，其核心是产品设计对象的全面可预见性。 CE要求从管理层次上把工艺、工具、任务、智力和时间的安排协调一致，使用统一的集成化设计环境，由若干个相关的设计小组共享数据库，同步地进行设计。 并行工程（ CE）和自上而下（ Top-Down）设计方法被誉为构成现代电子产品开发方式的两大特征。体现了设计策略的变革。