《嵌入式系统设计项目实训报告》由会员分享，可在线阅读，更多相关《嵌入式系统设计项目实训报告（14页珍藏版）》请在金锄头文库上搜索。
1、上海海洋大学嵌入式系统设计项目实训报告（2016- 2017第_1_学期） 专业：_计算机科学与技术_实训项目：_嵌入式应用电子相册_ _实训时间：_2016_年_12_月_26_日实训成员：_孙嘉晨 1351127_ _周力 1351137_ _ _指导老师：_池涛_计算机科学技术系2015年11月制一、实训目的通过电子相册的制作，了解S3C2440芯片的构造，了解外围SDRAM及NANDFLASH的存储结构。学会运用定时器中断及通过LCD显示图片，加强自身对嵌入式的理解，提升自身的实践能力。二、实训内容以S3C2440芯片为核心，通过外围SDRAM及NANDFLASH存储实现照片的存储，结
2、合定时器中断，实现LCD显示图片，完成简易电子相册的设计。三、实训设备硬件：mini2440硬件平台软件：bmp2h.exe软件进行图片转换 CodeWarrior for ARM Developer Suite软件四、实训设计方案（包括项目功能需求分析，方案设计，完成时间规划）需求分析：在上世纪末本世纪初，电子相册呈现迅速发展的势头，普及型数码相机的分辨率由200万象素增长到现在的8001500万象素，价格也由300美元左右下降到现在的120美元左右。随着数码相机的日益普及，作为一种以数字照片的保存、回放和浏览为核心功能的产品电子相册自然迎合了消费者的需求。方案设计： 软件设计：代码包含2个
3、模块，LCD模块包含两个文件，进行图片的显示与编辑；Timer模块包含6个文件，其中timer.c和timer.h文件完成定时器的初始化，interrupt.h和interrupt.c文件完成定时器中断函数的初始化，isrservice.h和isrservice.c文件完成定时器中断处理，pic.c和pic.h等文件是由图片生产的C语言数组文件 硬件方面选择了S3C2440为核心的架构。基于ARM的微处理器具有低功耗、低成本、高性能等特点，ARM采用RISC（精简指令集计算机）架构和流水线结构，使用了大量的寄存器，具有极高的工作效率。其中，RISC架构具有如下特点：固定长度的指令格式，指令归整
4、、简单，基本寻址方式只有23种，使用单周期指令，便于流水线操作。因此选择此硬件方案的优势有如下：（1）系统芯片功能强大，实现的功能多，对于新的多媒体格式支持性好，只需要安装更新的软件；（2）硬件电路简单，可采用标准电路，不需耗费过多的资源（人力，资金等）；（3）可以在硬件上增加模块，留作二次开发使用，极为方便；（4）S3C2440是一个比较成熟的芯片，技术积累齐全；（5）S3C2440支持丰富的存储卡接口。完成时间规划：第一天分析实训项目实现过程，完成软件方面内容，编写代码。 第二天实现硬件分析，完成硬件连接，对项目进行测试。 第三天完成实训内容，提交报告。 五、实训项目实现代码结构逻辑：Ma
5、in.c文件TFT LCD模块Timer模块Pic.c文件Pic.h文件Lcd.c文件Lcd.h文件Time.c文件Time.h文件Isrservice.c文件Isrservice.h文件Interrupt.c文件Interrupt.h文件S3C2440简介：Samsung 公司推出的32位RISC处理器S3C2440A,为手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。S3C2440为手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。采用272脚FPGA封装，内含一个ARM920T内核。为了降低系统成本,S3C2440A 提供了以下丰富的片内
6、外围。ARM9-S3C2440处理器，ARM920T核由ARM9TDMI、存储管理单元，MMU和高速缓存三部分组成。其中MMU可以管理虚拟内存，高速缓存由独立的16KB地址和16KB数据高速Cache组成。ARM92T0有两个内部协处理器：CP14和CP15。CP14用于调试控制CP15用于存储系统控制以及测试控制。总的资源如下：内核工作电压为1.2V，内存工作电压兼容1.8V/2.5V/3.3V，外围I/O口使用3.3V，集成16KB的指令缓存和16KB的数据缓存，带MMU（Memory Management Unit），支持SRAM和SDRAM等内存。LCD控制器接口（最高支持4K色的ST
7、N和256K色的TFT）4通道DMA控制器3通道UART2通道SPI接口IIC总线接口IIS音频编解码数据接口AC97音频接口MMC/SD存储卡接口2通道USB传输接口和1个复用的USB设备接口4通道PWM（脉宽调制）定时器和1个看门狗定时器8通道10位ADC和一个触控屏接口实时时钟130个GPIO口和24通道外部中断源接口片上PLL时钟发生锁相环硬件系统框图如下：LCD显示ARM芯片S3C2440SDRAMNandFlash时钟电路电源SDRAM存储接口原理图：SDRAM:同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需
8、要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。SDRAM从发展到现在已经经历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM.(显卡上的DDR已经发展到DDR5) 第一代SDRAM采用单端（Single-Ended）时钟信号,第二代、第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。SDRAM之所以成为DRARM就是因为它要不断进行刷新（Refresh）才能保留住数据，因此它是DRAM最重要的操作。那么要隔多长时间重复一次刷新，目前公认的标准是，存
9、储体中电容的数据有效保存期上限是64ms（毫秒，1/1000秒），也就是说每一行刷新的循环周期是64ms。这样刷新速度就是：行数量/64ms。我们在看内存规格时，经常会看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的标识，这里的4096与8192就代表这个芯片中每个Bank的行数。刷新命令一次对一行有效，发送间隔也是随总行数而变化，4096行时为15.625s（微秒，1/1000毫秒），8192行时就为7.8125s。HY57V561620为8192 refresh cycles / 64ms。本设计采用32M的HY57V56162来设计
10、SDRAM存储电路，它的单片内存规格为256Mbit 4M*16bit*4 Banks，即容量为32MB的16位SDRAM。使用S3C2410的nGCS6片选信号HY57V56162的数据总线与上S3C2410的低16位相连。操作地址的最小值变为0x00000004，所以将S3C2410的ADDR2-ADDR14顺序与HY57V56162的A0-A12相连。为了能够正确访问HY57V56162高/低位字节数据，又将HY57V56162的LDQM和UDQM分别与nBE0：nWBE0：DQM0和nBE1：nWBE1:DQM1相连, HY57V56162的BA0、BA1是SDRAM内部BANK选择地
11、址线,代表着SDRAM内存的最高地址,因为两片HY57V56162组成了64M的内存,也就是说要26根地址线来实现寻址,所以将BA0、BA1分别与S3C2410的ADDR24和ADDR25引脚相连。原理图如下图所示:实验代码：NANDFLASH存储接口原理图：Nand-flash内存是flash内存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。Nand-flash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。NOR和NAND是现在市场上两种主要
12、的非易失闪存技术。Intel于1988年首先开发出NOR flash技术，彻底改变了原先由EPROM和EEPROM一统天下的局面。紧接着，1989年，东芝公司发表了NAND flash结构，强调降低每比特的成本，更高的性能，并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后，仍然有相当多的硬件工程师分不清NOR和NAND闪存。许多业内人士也搞不清楚NAND闪存技术相对于NOR技术的优越之处，因为大多数情况下闪存只是用来存储少量的代码，这时NOR闪存更适合一些。而NAND则是高数据存储密度的理想解决方案。NAND flash的单元尺寸几乎是NOR器件的一半，由于生产过程更为简单，NAND结
13、构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。NandFlash读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。NOR flash占据了容量为116MB闪存市场的大部分，而NAND flash只是用在8128M B的产品当中，这也说明NOR主要应用在代码存 储介质中，NAND适合于数据存储，NAND在CompactFlash、Secure Digital、PC Cards和M MC存储卡市场上所占份额最大。当前NORFLASH价格比较昂贵，考虑到成本问题，本设计采用了64M的K9F1208U0B Nand F
14、lash作为介质存储电路，将K9F1208U0B的I/O0-7与上S3C2410的数据总线DATA0-7相连，实现数据的读写。S3C2410中Nand Flash控制器的R/nB与K9F1208U0B的R/nB相连，可以检查nFCE/GPA22、nFRE/GPA20、nFWE/GPA19分别与K9F1208U0B的CLE、nCE、nRE、new是否相连。分别可以控制K9F1208U0B的地址锁存使能、命令锁存使能、片选使能、读使能和写使能。原理图如下图所示：LCD电路模块:LCD 的构造是在两片平行的玻璃基板当中放置液晶盒，下基板玻璃上设置TFT（薄膜晶体管），上基板玻璃上设置彩色滤光片，通过TFT上的信号与电压改变来控制液晶分子的转动方向，从而达到控制每个像素点偏振光出射与否而达到显示目的。现在LCD已经替代CRT成为主流，价格也已经下降了很多，并已充分的普及。LCD制造时选用的控制IC、滤光片和定向膜等配件，与面板的对比度有关，一般而言，对比度能够达到350：1就足够了，但在专业领域这样的对比度平还不够。相对CRT显示器轻易达到500：1甚至更高的对比度而言，只有高档液晶显示器才能达到这样如此程度。LCD是一种介于固态与液态之间的物质，本身是不能发光的，需借助要额外的光源才行。最早的液晶显示器只有
