《上海大学通信考研相关复习参考-数字电路》由会员分享，可在线阅读，更多相关《上海大学通信考研相关复习参考-数字电路（4页珍藏版）》请在金锄头文库上搜索。
1、数字电路 所谓原码就是二进制定点表示法，即最高位为符号位，“0”表示正，“1”表示负，其余位表示数值的大小。反码表示法规定：正数的反码与其原码相同；负数的反码是对其原码逐位取反，但符号位除外。原码10010= 反码11101 （10010，1为符号码，故为负）(11101) 二进制= -13 十进制补码表示法规定：正数的补码与其原码相同；负数的补码是在其反码的末位加1。最大项在n变量逻辑函数中，若M为n个变量之和，而且这n个变量均以原变量或反变量的形式在M中出现一次，则称M为该组变量的最大项。 最小项在一个有n个变量的逻辑函数中，包括全部n个变量的乘积项（每个变量必须而且只能以原变量或反变量的
2、形式出现一次）称为最小项。n个变量有2n个最小项，比如当n = 3时，此逻辑函数应有23 = 8个最小项。门电路 CMOS OD门 OC门 用以实现基本逻辑运算和复合逻辑运算的单元电路称为门电路。常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。三态输出门就是具有高电平、低电平和高阻抗三种输出状态的门电路数电中三极管的工作状态 低电平截止状态 高电平深度饱和状态 组合逻辑电路:指该电路在任一时刻的输出状态仅由该时刻的输入信号决定，与电路在此信号输入之前的状态无关。组合电路无记忆功能，暨：电路既不能储存与过去输入信号有关的信息。 时序逻辑电路：在任何时刻的输出稳
3、态值，不仅与该时刻的输入信号有关，而且与该时刻以前的输入信号也有关（时序电路包含组合电路和存储电路两部分）在逻辑电路中，最常用的存储单元有两类：1，锁存器，2，触发器1， 锁存器：一种由激励信号控制电路状态的存储单元。（RS锁存器，门控RS锁存器和D锁存器）2， 触发器：它除了具有激励输入端外，还包含一个称为“时钟”的控制信号输入端，当时钟信号有效时，容许他根据该时刻的激励输入信号改变其状态，当时钟信号无效时，不论有无激励信号，触发器的状态均保持不变。（主从RS触发器，主从D触发器，JK触发器，边沿触发器等）3， 寄存器：三种工作状态：清零，存数，保持 竞争冒险（及消除方法）竞争(Compet
4、ition): 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。把不会产生错误输出的竞争的现象称为非临界竞争。把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。冒险(risk)：信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号
5、，这些尖峰信号称为毛刺。如果一个组合逻辑电路中有毛刺出现，就说明该电路存在冒险。竞争冒险(Competition risk)产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。判别方法：1、代数法：逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。去掉其它变量，留下有竞争能力的变量，如果表达式为：F=A+/A,就会产生“0”冒险；F=A*/A，就会产生“1”冒险。2、卡诺图法: 只要在卡诺图中存在两个相切但不相交的圈（“0”冒
6、险是1构成的圈，“1”冒险是0构成的圈），就会产生冒险。消除方法：1、修改设计法: a、代数法，在产生冒险现象的逻辑表达式上，加上冗余项或乘上冗余因子；b、卡诺图法，将卡诺图中相切的圈用一个多余的圈连接起来。2、选通法: 在电路中加入选通信号，在输出信号稳定后，选通允许输出，从而产生正确输出。滤出法: 由于冒险脉冲是一个非常窄的脉冲，一二可以在输出端接一个几百微法的电容，将其滤出掉。常用消除方法：1、接入滤波电容；2、引入选通脉冲；3、修改逻辑设计；4、.利用可靠性编码；5、引入封锁脉冲。ROM：存放固定信息的半导体器件，ROM中存储的信息是制造时由厂家一次写入的。N条地址输入线，M条位线，可存储2的N此方个字，每个字有M位。 RAM ：可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元。（分为双极性ram和场效应管ram）RAM的结构：地址译码器，存储矩阵和读写控制电路三部分组成。PROM ：可编程只读存储器。为能进行一次编程的ROM.和rom的区别是，每个存储管的一个电极上都分别通过一根易熔的金属丝接到相应的位线上。PLD ：可编程逻辑器件，包括PLA，PAL，GALPld器件由输入电路，与阵列，或阵列，输出电路，反馈路径组成FPGA： ASIC： 施密特触发器特点 单稳态触发器特点 多谐振荡器 环形振器
