dsp技术第2章f24x体系结构

上传人:tian****1990 文档编号:74333321 上传时间:2019-01-27 格式:PPT 页数:31 大小:800KB
返回 下载 相关 举报
dsp技术第2章f24x体系结构_第1页
第1页 / 共31页
dsp技术第2章f24x体系结构_第2页
第2页 / 共31页
dsp技术第2章f24x体系结构_第3页
第3页 / 共31页
dsp技术第2章f24x体系结构_第4页
第4页 / 共31页
dsp技术第2章f24x体系结构_第5页
第5页 / 共31页
点击查看更多>>
资源描述

《dsp技术第2章f24x体系结构》由会员分享,可在线阅读,更多相关《dsp技术第2章f24x体系结构(31页珍藏版)》请在金锄头文库上搜索。

1、,TMS320C24x系列DSP的介绍,TMS320系列DSP概况 TMS320C24x的CPU与系统结构 TMS320C24x的汇编语言指令集 TMS320C24x的外设模块 TMS320C24x的应用前景,一、TSM320系列DSP,TMS320系列包括:定点、浮点、多处理器数字信号处理器和定点DSP控制器。C24x系列DSP将实时处理能力和控制器的外设功能于一身。有如下特性 灵活的指令集 内在的灵活操作 高速的运算能力 改进的并行结构 有效的成本,二、 TMS320C24x系列DSP,TMS320C240是TMS320C24x系列DSP的第一代产品。为单片数字电机控制器制定了标准,执行速

2、度达20MIPS,几乎指令都可在50ns的单周期内完成,可对复杂的控制算法进行实时处理,主要应用领域包括: 工业电机驱动 功率转换器和控制器 汽车系统,如电子动力转向装置 仪表和HAVC压缩机电机控制 机器人和计算机数字控制机械,TMS320C24x中央处理单元(CPU)采用并行的体系结构,CPU可在单指令周期内执行高速的算术运算。CPU包括三个基本组成部分:输入定标单元、乘单元和中央算术逻辑单元(CALU),结构如图1所示 输入定标单元 乘单元 中央算术逻辑单元(CALU),一、TMS320C24x的内核CPU,图1 CPU的结构框图,TMS320C24x的CPU与系统结构,TMS320C2

3、4x的CPU与系统结构,输入定标单元,32位的输入数据定标移位器把存储器中送来的16位值调整送至32位的中央算术逻辑单元(CALU)。数据调整对于算术运算、数据定标和逻辑运算时 标非常必要。输入移位器作 为程序/数据空间至CALU间 数据通路一部分,不会占用 时钟的开销。,C24x使用16位16位的硬件乘法器在单周期内产生有符号或无符号的32位结果,乘单元包括: 1、用来保存一个乘数的16位暂时寄存器(TREG) 2、乘法器 3、32位乘积寄存器(PREG) 4、乘积移位器,TMS320C24x的CPU与系统结构,乘单元,中央算术逻辑单元,TMS320C24x的CPU与系统结构,中央算术逻辑单

4、元主要组成部分包括: 1、中央算术逻辑单元(CALU) 2、32位累加器(ACC) 3、输出移位器,TMS320C24x的CPU与系统结构,二、存储器与I/O空间,544字16位片内数据/程序双口RAM 16K字16位片内程序ROM或FLASH 224字16位最大寻址空间(64K字程序空间、64K字数据空间、64K字I/O空间和32K字全局数据空间) 外部存储器接口模块:软件等待状态发生器、16位地址数据总线 支持硬件等待状态,三、系统功能,TMS320C24x的CPU与系统结构,外设接口 TMS320C24x器件具有一条独立的外设总线,它工作在比CPU总线较低的频率下,大多数外设都是附在该外

5、设总线。 中断 TMSC240支持软件和硬件中断,中断操作分三个阶段,分别是接受、响应、执行中断。在中断中,有些是可屏蔽的,有些是不可屏蔽的。,省电方式 TMS320C24x器件具有四种省电方式,这些方式通过停止CPU和各种片内外设的时钟来减少器件的功耗,当C240处于省电方式时,其全部内容一直保持,因而当由于中断发生而终止省电方式时,操作执行后不会改变。在省电方式中,CPU时钟域、系统时钟域和看门狗时钟可以被关闭,取决于时钟模块中的CKCR0寄存器的设置。,TMS320C24x的CPU与系统结构,TMS320C24X的片内A/D,24X片内有2路A/D 采样率为100k 采样精度为10bit

6、 这两路a/d基本可以满足大部分工业控制方面的采样要求。,C24X片内PWM,9个独立的PWM输出 16bit的最大PWM分辨率 PWM载波频率的时实改变(双缓冲的周期寄存器) PWM脉宽的实时改变 可编程死区单元 提供非常灵活的PWM编程方式,在实际应用中很方便。,PWM电路框图,TMS320C24x的汇编语言指令,一、寻址方式,TMS320C24x指令集包括三种基本的存储器寻址方式,分别是立即寻址、直接寻址方式和间接寻址方式。 立即寻址 在立即寻址方式中,指令字中包含指令所使用的一个常数,C240支持两种立即寻址: 1、短立即寻址:RPT 5 2、长立即寻址:ADD 17654,3,TMS

7、320C24x的汇编语言指令,直接寻址方式 在直接寻址方式中,数据存储器按地址组织为以128个字为单位的若干块,称为数据页,全部64K数据存储器共包含512个数据页,从0到512。在使用直接寻址方式时,包括: 1、设置数据页 2、指明偏移量 例如: LDP 66 ADD 6,TMS320C24x的汇编语言指令,间接寻址方式 TMS320C24x中八个辅助寄存器(AR0-AR8)提供 了灵活而强大的间接寻址能力,在使用时,包括: 1、设置辅助寄存器指针(ARP) 2、指明间接寻址选项(*,*+,*-,*0+)) 3、指明下一个辅助寄存器(可选) 例如: MAR *,AR1 ADD *+,AR4,

8、TMS320C24x的汇编语言指令,二、指令集,累加器、算术和逻辑指令 如:ADD、LACC、AND等 辅助寄存器和数据页指针指令 如:MAR、LAR,BANZ等 TREG、PREG和乘法指令 如:LT、MTY、PAC等,转移指令 如:B、BAND、INTR 控制指令 如:SPM、POP、BIT I/O和存储器操作指令 如:BLDD、SPLK、TBLR,TMS320C24x的汇编语言指令,TMS320C24x的外设模块,一、事件管理器模块,事件管理模块提供了一套用于运动控制和电机控制的功能和特性,包括以下功能模块 三个通用定时器 三个全比较器 PWM电路 四个捕获单元 正交编码器脉冲电路 中断

9、逻辑,双10位采样保持AD,最大转换时间位6.6us 每个模数转换器有8个模拟输入 可单转换或连续转换 转换可由软件、内部事件或外部事件启动 两级数据结果寄存器 可编程预定标选择和中断、查询操作,TMS320C24x的外设模块,二、双10位模数转换模块,两个I/O引脚SCIRXD和SCITXD 通过16位波特率选择寄存器设置可编程的波特率 可编程数据长度 1位或两位的可编程停止位 内部产生的串行时钟 两种唤醒多处理器模式 双级缓冲接受和发送功能 全双工和半双工操作,TMS320C24x的外设模块,三、串行通讯接口模块,四个I/O引脚(SPIMO/SPIMI/SPICLK/SPITE) 主模式和

10、从模式操作 SPI串行输入缓存寄存器和数据寄存器 SPI相位和极性控制 状态控制逻辑 存储器映射控制,TMS320C24x的外设模块,四、串行外设接口(SPI)模块,8位WD计数器 7位非同步的计数器通过WD计数器预标定器向WD计数器装入 一个WD复位关键字寄存器和WD标志位、查询位 一个WD预标定因子 一个RTI标志 中断或查询操作(一个软件使能/禁止RTI中断),TMS320C24x的外设模块,五、看门狗(WD)和实时中断模块(RTI),按字(16位)实现 低功耗方式 访问速率支持50ns的CPU机器周期 55摄氏度下可保留10年 写/擦由DSP内核执行,TMS320C24x的外设模块,六

11、、FLASH存储器模块,PLL时钟为TMS320C24x器件提供所有时钟信号 CPU时钟:最高时钟 系统时钟:为CPU时钟的二分之一或四分之一 模拟时钟:可编程 看门狗时钟:用于WD/RTI模块的低功率时钟,TMS320C24x的外设模块,七、PLL时钟模块,数字I/O端口为控制专用I/O引脚和共享引脚的功能提供了灵活的方式,可通过下面寄存器设置 输出控制寄存器 输入控制寄存器 数据方向控制寄存器,TMS320C24x的外设模块,八、数字I/O模块,随着VLSI理论和控制理论的发展,高性能、低成本的TMS320C24x系列DSP将在以下领域得到更大的发展: 马达控制 电力电子控制 运动控制 一些仪器设备控制 军事领域,TMS320C24x的应用前景,意义: 采用DSP作为控制器取代模拟器件,可以方便地对系统的控制策略进行修改、控制参数进行修正,并可以使得设备具有良好的可靠性、可维修性及网络功能,降低了成本。 系统还可以采用更多的智能控制策略,可以通过上位机或网络进行更为深入的远程管理和调试,提高智能化程度。,TMS320C24x的应用意义,谢谢! Thanks!,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 大学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号