《电路图的后处理》由会员分享，可在线阅读，更多相关《电路图的后处理（28页珍藏版）》请在金锄头文库上搜索。
1、第3章 电路图的后处理,绘制好的电路图经常要调用一组后处理工具对设计好的电路图进行各种处理，包括对元器件进行自动编号(Annotate)，修改或更新电路图中元器件的属性参数，对电路的连接关系进行设计规则检查(DRC:Design Rules Check)，生成供多种CAD软件调用的电连接网表(Netlist)及输出各种报表。,3.1 概 述,电路设计的后处理流程,元器件编号(Annotate) (Back Annotate),设计规则检查(DRC),元器件信息统计 (Cross Reference),元器件属性参数更新 (Update Properties) (Export Propertie
2、s) (Import Properties),电连接网表文件 (Create Netlist),统计报表生成 (BOM:Bill Of Material),电路设计,（第一阶段）,（第二阶段）,（第三阶段）,（第四阶段）,3.2 元器件编号的更新(Annotate),在项目管理器窗口选择执行Tools/Annotate命令，出现对话框,Update entire design：更新整个设计 Update selection：更新选择的部分 Incremental reference update： 在现有的基础上进行增加排序 Unconditional reference update： 无条
3、件进行排序 Reset part reference to “?”： 把所有的序号都变成“？” Add Intersheet References： 在分页图纸间的端口的序号加上图纸编号 Delete Intersheet References： 删除分页图纸间的端口的序号上的图纸编号 Reset reference numbers to begin at 1 each page： 编号时每张图纸都从1开始,Physical Packaging 对电路图进行进一步处理时，有时需要将某几个元器件组合在一起。Combined property下方的文本框用于指定根据哪个或哪几个属性参数来组合元器件
4、。 例如,对电路图进行PCB设计时，可指定元器件值(Value)和元器件编号(Reference)均相同的元器件采用一个集成电路封装中的数字单元。 关于Combined property 作用：在对电路图进行PCB设计或生成统计报表时，指定将元器件所有属性参数中某几个属性参数值相同的元器件组合在一起。在Annotate中，符合组合标准的元器件将采用同一个封装。Bill of Materials中，符合组合标准的元器件组合在一起生成输出报表，并且可以添加附加信息。,格式：应符合下述规定 基本格式：由一项或多项带有大括号的属性参数类型名组成。如：ValueReference 注意，属性参数名也可以
5、包括用户定义的元器件属性参数名。例如，一个电路中包括多个0.01F的电容器，一部分是工作电压为100V的钽电容器，另一部分是工作电压为25V的陶瓷片式电容。我们可以为所有电容器设置一个“Voltage”属性参数。这样若将Combined property设置为ValueVoltage，即可以将其分别组合在一起。 附加字符:根据需要，可以在大括号外面添加其他字符和空格，表示附加信息和格式。 制表符Tab:如果生成的输出文件用于报表或数据库等，就需要添加制表符Tab,用t代表。,3.3 设计规则检验(DRC),在电路设计过程中，调用Capture中的设计规则检验工具，可及时发现一些违背常规设计规则
6、的问题，生成出错信息报表，并在电路图中标示出错位置，帮助用户尽快纠正错误。,3.3.1 电学连接规则检验“标准”的制定和修改 ERC检验标准 在DRC中进行电学连接关系检查(ERC:Electric Rules Check)时，依据一组检验标准，检查引出线，子电路及子电路端口之间的连接关系是否存在异常情况。在设计项目管理器窗口选择执行Tools/Design Rules Check命令，屏幕上出现DRC对话框。ERC标签页是以阵列形式表示的ERC检验标准。 ERC检验标准的修改 将光标移至需改变检验标准的小方块上，点击左键，小方块的显示将在“空白(合法)”, “W(Warning)” , “E
7、(Error)”之间循环变化,3.3.2 设计规则检验(DRC)的步骤 在设计项目管理窗口，选中需进行DRC检验的一页或多页电路图纸。 选择执行Tools/Design Rules Check命令。,检查整个原理图,删除DRC检测标志,Report：DRC检测的内容 Create DRC markers for warnings：在警告的地方放置标志 Check hierarchical port connection：检测阶层端口的连接性 Check off-page connector connection：检测分页图纸间端口连接符的连接性 Report identical part re
8、ferences：不同元器件是否有相同编号 Report invalid packaging：报告无效的封装 Report hierarchical ports and off-page connection：报告阶层端口和分页图纸间接口的连接 Check unconnected net：检测未连接的网络 Check SDT compatibility：检测对于SDT文件的兼容性 Report all net name：报告所有节点名称,3.3.3 DRC标示符 DRC检验中若发现违背检验标准的Error情况，将在电路图相应位置放置圆环状的DRC标示符。若选择了“Create DRC mark
9、ers for warnings”,则Warning情况也标注在电路图上。 如果将上面那个结点去掉， 运行DRC检验后，即出现 DRC标示符。,DRC标示符内容的查阅。 DRC标示符列表：在设计项目管理器中，执行Edit/Browse/DRC Markers命令，出现窗口 查找特定DRC标示符：连击DRC Error一列中某一个DRC出错信息项，窗口切换到电路图窗口，且此标示符处于被选中状态。 DRC标示符包含的出错信息：连击某一个标示符，弹出相应的View DRC Marker文本框,DRC结束后，检验情况及所发现的出错信息将显示在Session log窗口中，同时存放在以.drc为扩展名的
10、文件中。,3.4 电连接网表文件生成(Netlist),OrCAD/Capture软件与其他CAD应用软件之间交换电路设计是通过电连接网表文件进行的。 电连接网表的生成步骤为： 在项目管理窗口，选择待生成网表文件的电路设计。 执行Tools/Create Netlist命令. 针对不同网表文件的格式要求，设置对话框中的相应选项。 点击“确定”，生成连接网表文件。,3.5 元器件报表生成(Cross Reference),对电路中的元器件，Capture可以生成两种报表 从电路设计角度出发，列出电路中每个元器件的信息，包括元器件编号，元器件值等等。 从管理角度出发，统计电路中同一种元器件的个数，
11、用户也可以添加附加内容。 调用Cross Reference生成的就是第一种报表,Cross Reference的调用 在项目管理窗口，选择 一页或多页电路图，或 整个电路设计。 执行Tools/Cross Reference命令。,设置统计范围,设置统计模式,设置元器件排序方式,按元器件值的字母顺序排列,按元器件编号的字母顺序排列,报告每个元器件的坐标位置,报告单个封装内没有使用的单元,3.6 元器件统计报表生成(Bill of Materials,这是前面介绍的Capture生成的第二种报表。 这种类型的报表以元器件值(Value)参数为中心,统计电路中具有各种Value的元器件的个数，同
12、时可以添加由用户指定的附加信息。,3.6.1 Bill of Materials的调用 在项目管理窗口，选择 一页或多页电路图，或 整个电路设计。 执行Tools/Bill of Materials 命令,指定统计报表标题栏中的标题内容,每个器件信息占一行,生成以.bom为扩展名的报表文件,附加信息文件是ASCII码文件，其内容如下,附加信息文件,按上述设置得到的报表为：,3.7 OrCAD/Capture与OrCAD/Layout,由于不同用途的电路在设计上有不同的特点。本节简要介绍一下OrCAD/Layout 对电路设计的要求和要注意的问题。 为OrCAD/Layout生成电路设计的步骤。
13、 建立新的设计项目，选择“PC Board Wizard”选项。 点击“OK”按钮 后，弹出对话 框询问是否要 进行电路模拟。,绘制电路图。 配置符合OrCAD/Layout格式要求的属性参数。每个元器件必须配有封装外形(Footprint)。 确保电路图中每个元器件均有互不重复的元器件编号。 运行DRC后处理工具，确保电路不存在违背设计规则的情况。 生成符合OrCAD/Layout格式要求的以.mnl为扩展名的连接网表文件。 将.mnl网表文件调入OrCAD/Layout模块，进行印制电路板设计。 在设计印制电路板时若有变化应及时进行反向传递或向前传递。,供PSpice和Layout调用的电路设计 在PSpice中有用而在Layout中无用的电路元素。 像激励信号源这种电路元素，只在PSpice模拟时起作用,而不会放置在印制板上。因此应将元器件的属性参数名称为“PSpice Only”的参数设置为“Ture”。,在Layout中有用而在PSpice中无用的“引线” 在设计印制板时，应考虑每根引线的连线，但其中有些引线在模拟时是不起作用的。 如运算放大器A741,用于调整 失调的引线OS1和OS2在电路 模拟中不起作用。对这种引线， 属性参数中有一项名为“FLOAT” 的参数，其值应设置为“Unmodeled”,
