《[工学]数电 第五章 时序逻辑电路》由会员分享，可在线阅读，更多相关《[工学]数电 第五章 时序逻辑电路（146页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术基础,信息科学与工程学院基础电子教研室, 4.3 触发器的逻辑功能与描述方法,一、RS触发器,RS触发器的特性方程,RS触发器的状态转换图,二、JK触发器,特性方程,状态转换图,三、T触发器,特性方程,状态转换图,四、D触发器,特性方程,状态转换图,4.3.3 触发器逻辑功能的转换,1. JKRS触发器,令 ：J = S，K = R,2. JKD触发器,3. JKT触发器,令 ：J = KT,4. JKT触发器,令 ：J = K1,5. DT触发器,第五章 时序逻辑电路,内容提要,本章首先讲述时序电路的特点，然后重点介绍时序电路的分析和设计方法及步骤，最后介绍了几种常用中规模时序电
2、路，包括：寄存器、移位寄存器、计数器等。,5.1 概述 5.2 时序电路的分析方法 5.3 若干常用的时序电路 5.4 时序电路的设计方法,第五章 时序逻辑电路,现时的输出仅取决于现时的输入,除与现时输入有关外还与原状态 有关,门电路,触发器, 5.1 概述,X（x1, x2, , xi）：外部输入信号； Q（q1, q2, , ql）：存储电路的状态输出， 也是组合逻辑 电路的内部输入； Y（ y1, y2, , yj ）：外部输出信号； Z（ z, z2, , zk ）：存储电路的激励信号，也是组合逻辑 电路的内部输出。,第一，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆
3、功能，通常由触发器组成； 第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。,时序逻辑电路有两个特点：,输出方程,驱动方程（或激励方程）,状态方程,时序逻辑电路的分类：,根据存储电路的动作特点,同步时序电路,异步时序电路,按输出信号的特点,米利（Mealy）型时序电路,穆尔(Moore)型时序电路,时序逻辑电路的分类：,根据存储电路的动作特点,同步时序电路,异步时序电路,按输出信号的特点,米利（Mealy）型时序电路,穆尔(Moore)型时序电路, 根据逻辑图写出时序电路的各触发器的驱动方程和输出方程。 根据已求出的驱动方程和所用触发器的特征方程， 获得
4、时序电路的状态方程。 根据时序电路的状态方程和输出方程，建立状态转移表， 进而画出状态图和波形图等。 分析电路的逻辑功能,并检查是否能自启动。,5.2 时序逻辑电路的分析方法,同步时序电路的分析步骤：,【例1】 分析图示时序电路，要求写出其状态方程，Q1、Q2、Q3的状态转换图，说明能否自启动。, 写出输出方程和驱动（激励）方程。, 求状态方程。,将驱动方程代入特性方程, 列状态转换表。,设电路的初态,将001作为电路 的新的初态，有, 列状态转换表。, 画状态转换图。,000,001,011, 画时序图。, 分析逻辑功能。,由状态转换图可知，电路实现了6进制 计数功能，能自启动。,【 例 2
5、 】分析所示同步时序电路的逻辑功能 P300(三) 。, 写出输出方程和驱动（激励）方程。, 求状态方程。, 列状态转换表，画状态转换图。, 分析逻辑功能。,由状态转换图可知，电路实现了3进制计数功能，能自启动。,【 例 3 】分析所示同步时序电路的逻辑功能。, 求输出方程和激励方程。, 求状态方程。, 列状态表。,01/0,10/0,00/0,11/0,11/1,00/0,10/0,01/0,当外部输入X=0时，状态转移按0001101100规律变化，实现4进制加法计数的功能；当X=1时，状态转移按0011100100规律变化，实现4进制减法计数器的功能。, 画状态图。, 逻辑功能分析。,【
6、例4】 分析图示时序电路，要求写出其状态方程，Q1、Q2、Q3的状态转换图，说明能否自启动。,电路实现了能自启动的6进制计数功能。,小结,基本要求： 了解时序电路的特点及分类； 掌握同步时序电路的分析方法。,作业： P301 思考题和习题 5-1题、5-2题,第五章 时序逻辑电路,内容提要,本章首先讲述时序电路的特点，然后重点介绍时序电路的分析和设计方法及步骤，最后介绍了几种常用中规模时序电路，包括：寄存器、移位寄存器、计数器等。,门电路,触发器, 5.1 概述,第一，时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路具有记忆功能，通常由触发器组成； 第二，存储电路的状态反馈到组合逻辑电路
7、的输入端，与外部输入信号共同决定组合逻辑电路的输出。,时序逻辑电路有两个特点：,输出方程,驱动方程（或激励方程）,状态方程,时序逻辑电路的分类：,根据存储电路的动作特点,同步时序电路,异步时序电路,按输出信号的特点,米利（Mealy）型时序电路,穆尔(Moore)型时序电路, 根据逻辑图写出时序电路的各触发器的驱动方程和输出方程。 根据已求出的驱动方程和所用触发器的特征方程， 获得时序电路的状态方程。 根据时序电路的状态方程和输出方程，建立状态转移表， 进而画出状态图和波形图等。 分析电路的逻辑功能,并检查是否能自启动。,5.2 时序逻辑电路的分析方法,同步时序电路的分析步骤：,5.3.1 寄
8、存器和移位寄存器,5.3 若干常用时序逻辑电路,寄存器是用来存放数据的，应用于各类数字系统和计算机中。,一、寄存器,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,二、移位寄存器,由于触发器传输延迟时间的存在，每来一个CP脉冲，各触发器将按以下规律变化：从DI端输入一个数据 送给FF0保存， 将FF0中原来保 存的数据送FF1 保存,EWB仿真,移位寄存器的工作原理,右移串行输入,左移串行输入,并行输入,工作方式 控制,并行输出,双向移位寄存器74LS194,74LS194 可实现
9、串入串出串入并出并入并出并入串出 四种功能。,0 0,0 1,1 0,1 1,保 持,右 移,左 移,并行输入,74164的引脚图,8位串行输入并行输出74164构成的数字显示系统,串行输入端,清零端（低电平有效）,时钟端,移位寄存器的应用,数字显示系统,EWB仿真,4.13,5.3.1 寄存器和移位寄存器,5.3 若干常用时序逻辑电路,寄存器是用来存放数据的，应用于各类数字系统和计算机中。,一、寄存器,所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：,二、移位寄存器,右移串行输入,左
10、移串行输入,并行输入,工作方式 控制,并行输出,双向移位寄存器74LS194,74LS194 可实现 串入串出串入并出并入并出并入串出 四种功能。,0 0,0 1,1 0,1 1,保 持,右 移,左 移,并行输入,5.3.2 计数器,计数器是用来记忆输入脉冲个数的逻辑部件；可用于定时、分频、产生节拍脉冲及进行数字运算等等。,计数器的分类,按工作方式分：同步计数器和异步计数器。,按功能分：加法计数器、减法计数器和可逆计数器。,按数字的编码方式分：二进制计数器、十进制计数器、二十进制计数器、循环码计数器等。,按计数器的计数容量来分：七进制计数器、十进制计数器、六十进制计数器等等。,一、同步二进制计
11、数器,驱动方程:,输出方程：,状态方程：,1. 由T触发器构成的计数器,Q0的输出的波形的频率是CP的1/2。 Q1的输出的波形的频率是CP的1/4。 Q2的输出的波形的频率是CP的1/8。 Q3的输出的波形的频率是CP的1/16。,2. 74161计数器,最常用的芯片,CP：计数脉冲输入端， 上升沿有效。,74161功能表,注意： 该芯片的使用,E,E,（C=0）,3. 二进制减法计数器,驱动方程:,4. 同步十六进制加减法计数器,使能控制端,预置数控制端,数据输入端,数据输出端,加减计数控制端,时钟输入端,进位借位信号 输出端,串行时钟输出端,注意：该芯片的使用,CP：计数脉冲输入端， 上
12、升沿有效。,二、同步十进制计数器,-74160,同步十进制加/减计数器,-74LS190,三、异步计数器,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,1. 三位二进制异步加法计数器,2. 二-五-十进制计数器,-74LS290,5.3.1 寄存器和移位寄存器,5.3 若干常用时序逻辑电路,寄存器是用来存放数据的，应用于各类数字系统和计算机中。,一、寄存器,二、移位寄存器-74LS194,5.3.2 计数器,计数器是用来记忆输入脉冲个数的逻辑部件。,计数器的分类,按工
13、作方式分：同步计数器和异步计数器。,按功能分：加法计数器、减法计数器和可逆计数器。,按数字的编码方式分：二进制计数器、十进制计数器、二十进制计数器、循环码计数器等。,按计数器的计数容量来分：七进制计数器、十进制计数器、六十进制计数器等等。,一、同步二进制计数器,1. 由T触发器构成的计数器,CP：计数脉冲输入端， 上升沿有效。,2. 74161计数器,74161功能表,注意： 该芯片的使用,E,E,（C=0）,3. 二进制减法计数器,4. 同步十六进制加减法计数器,使能控制端,预置数控制端,数据输入端,数据输出端,加减计数控制端,时钟输入端,进位借位信号 输出端,串行时钟输出端,注意：该芯片的
14、使用,CP：计数脉冲输入端， 上升沿有效。,二、同步十进制计数器,-74160,注意： 该芯片的使用,同步十进制加/减计数器,-74LS190,三、异步计数器,在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“ 异步计数器 ”。,1. 三位二进制异步加法计数器,常用TTL计数器,四、 任意进制计数器的构成方法,设计数器的最大计数值为N，若要得到一个M(N)进制的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。,1. MN的情况,集成计数
15、器可以加适当反馈电路后构成任意进制计数器。,置零法(复位法),置数法(置位法),a. 置零法（复位法）,基本思想是：计数器从全0状态S0开始计数，计满M个状态后产生清零信号，使计数器恢复到初态S0，然后再重复上述过程。,SM状态进行译码产生置零信号并反馈到异步清零端，使计数器立即返回S0状态。 SM状态只在极短的瞬间出现，通常称它为“过渡态”。,b. 置数法（置位法）,基本思想是： 置数法和置零法不同，由于置数操作可以在任意状态下进行，因此计数器不一定从全0状态S0开始计数。它可以通过预置功能使计数器从某个预置状态Si开始计数，计满M个状态后产生置数信号，使计数器又进入预置状态Si，然后再重复上述过程。这种方法适用于有预置功能的计数器。,【例】用74160实现7进制计数器。,(1) 置零法，M=7，在SM=S7=0111处反馈清零。,【例】用74160实现7进制计数器。,(2) 置数法（i=0），M=7，在SM+i-1=S6=0110处 反馈置零。,【例】用74160实现7进制计数器。,(3) 置数法（i=1），M=7，在SM+i-1=S7=0111处 反馈置1。,1,采用置零法或置数法设计任意进制计数器需要经过以下三个步骤：, 选择计数器的计数范围，确定 初态和末态； 确定产生清0或置数信号的译码状态，然后根据译码状
