《片机的存储器扩展》ppt课件

《《片机的存储器扩展》ppt课件》由会员分享，可在线阅读，更多相关《《片机的存储器扩展》ppt课件（89页珍藏版）》请在金锄头文库上搜索。

1、第6章 单片机的存储器扩展,6.1 概述 单片机内资源少，容量小，在进行较复杂过程的控制时，它自身的功能远远不能满足需要。为此，应扩展其功能。 MCS-51系统扩展主要有：程序存储器（ROM）的扩展、数据存储器（RAM）的扩展、I/O口的扩展、中断系统扩展以及其它特殊功能接口的扩展等。 对于单片微机系统扩展的方法有并行扩展法和串行扩展法两种。 并行扩展法是指利用单片微机本身具备的三组总线（AB、DB、CB）进行的系统扩展，一般构成单片微机应用系统的扩展方法基本上都是并行的三总线扩展。近几年，由于集成电路设计、工艺和结构的发展，串行扩展法得到了很快发展，它利用SPI三线总线和I2C双线总线进行串

2、行系统扩展。有的单片微机应用系统可能同时采用并行扩展法和串行扩展法。,系统扩展结构如下图:,MCS-51单片机外部存储器结构:哈佛结构 。 MCS-96单片机的存储器结构:普林斯顿结构。 MCS-51数据存储器和程序存储器的最大扩展空间各64KB。 系统扩展是通过系统总线进行的，故首先要构造系统总线。,89C51的最小系统,8031单片机片内无ROM，若要正常工作，必需外配ROM。外接ROM后，P3口、P2口、P0口均被占用只剩下P1口作I / O口用，其它功能不变。,8031单片机最小应用系统,6.2 系统总线及总线构造 6.2.1 系统总线 所谓总线，就是连接计算机CPU与各部件的一组公共

3、信号线。MCS-51使用的是并行总线结构，按其功能通常把系统总线分为三组： 1.地址总线（Adress Bus,简写AB） 地址总线用于传输单片机发出的地址信号，以便进行存储单元和I/O端口的选择。地址总线是单向的，只能由单片机向外送出。 2.数据总线(Data Bus，简写DB) 数据总线用于单片机与存储器之间或与I/O之间传送数据。单片机的数据总线与单片机处理数据的字长一致。数据总线是双向的，可以进行2个方向的传输。 3.控制总线（Control Bus，简写CB） 控制总线实际实际上是一组控制信号线，包括单片机发出的和其他部件发送给单片机的。单根控制信号线是单向的，而控制总线是双向的。,

4、 数据传送:由数据总线DB（D0D7）完成； D0D7由P0口提供 单元寻址:由地址总线AB（A0A15）完成； 低8位地址线A0A7由P0口提供 高8位地址线A8A15由P2口提供。 交互握手:由控制总线CB完成。 控制线有PSEN、WR、RD、ALE、EA, WR：输出，用于写外RAM选通，执行MOVX写指令时，WR会自动有效，与外RAM写允许端WE连接。, ALE：输出，用于锁存P0口输出的低8位地址信号，与地址锁存器门控端G连接。, PSEN：输出，用于外ROM(扩展程序存贮器的)读选通控制，与外ROM输出允许端OE连接。, EA：输入，用于选择读内/外ROM。EA=1，读内ROM；

5、EA=0，读外ROM。一般情况下，有并且使用内ROM时， EA接Vcc；无内ROM或仅使用外ROM时，EA接地。, RD：输出，用于读外RAM选通，执行MOVX读指令时， RD会自动有效，与外RAM读允许端OE连接。, P2.X：并行扩展外RAM和I/O时，通常需要片选控制， 一般由P2口高位地址线担任。,80C51控制总线解析：,6.2.2 构造系统总线 系统扩展的首要问题:构造系统总线，然后再往系统总线上“挂”存储器芯片或I/O接口芯片，“挂”存储器芯片就是存储器扩展，“挂”I/O接口芯片就是I/O扩展。 MCS-51由于受引脚数目的限制，数据线和低8位地址线复用。为了将它们分离出来，需要

6、外加地址锁存器，从而构成与一般CPU相类似的片外三总线，见下图。 地址锁存器一般采用八D透明锁存器74LS373，74LS373的锁存允许信号G是电平锁存。当G从高电平转为低电平时，将其输入端的数据锁存在输出端。当ALE为高电平时，八D锁存器74LS373的输入和输出是透明的。当ALE出现下降沿后，八D锁存器74LS373的输出即为A0A7，这时P0口上出现的是数据，实现了地址低8位和数据线的分离。,采用74LS373的地址总线的扩展电路如下图。,5V,下图为AT89C52单片机通过三总线的扩展系统结构图,1.以P0口作为低8位地址/数据总线,以P2口的口线作高位地址线。 地址总线由单片微机P

7、0口提供低8位地址A0-A7，P2口提供高8位地址A8-A15。P0口是地址总线低8位和8位数据总线分时复用口，用作地址线。故P0口输出的低8位地址A0A7必须用锁存器锁存。 锁存器的锁存控制信号为单片微机ALE引脚输出的控制信号。在ALE的下降沿将P0口输出的地址A0A7锁存。P0、P2口在系统扩展中用做地址线后便不能作为一般I/O口使用。 由于地址总线宽度为16位，故可寻址范围为64KB。 数据总线由P0口提供，用D0D7表示。P0口为三态双向口为三态双向口，是应用系统中使用最为频繁的通道。所有单片微机与外部交换的数据、指令、信息，除少数可直接通过P1口外，全部通过P0口传送。 数据总线是

8、并连到多个连接的外围芯片的数据线上，而在同一时间里只能够有一个是有效的数据传送通道。哪个芯片的数据通道有效，则由地址线控制各个芯片的片选线来选择。,2.控制信号线。 控制总线包括片外系统扩展用控制线和片外信号对单片微机的控制线。 *ALE-低8位地址的锁存控制信号。 *PSEN*-扩展程序存储器的读选通信号。 *EA*-内外程序存储器的选择控制信号。 *由RD*和WR*信号作为扩展数据存储器和I/O口的读选通、写选通信号。 尽管MCS-51有4个并行I/O口，共32条口线，但由于系统扩展需要，真正作为数据I/O使用的，就剩下P1口和P3口的部分口线。,6.2.3 单片机系统的串行扩展技术 优点

9、：串行接口器件体积小，与单片机接口时需要的I/O口线很少（仅需3-4根），提高可靠性。 串行扩展可以减少芯片的封装引脚，降低成本，简化了系统结构，增加了系统扩展的灵活性。为实现串行扩展，一些公司（例如PHILIPS和ATMEL公司等）已经推出了非总线型单片机芯片，并且具有SPI（Serial Periperal Interface）三线总线和I2C公用双总线的两种串行总线形式。与此相配套，也推出了相应的串行外围接口芯片。 缺点:串行接口器件速度较慢 在大多数应用的场合，还是并行扩展占主导地位。,6.3 读写控制、地址空间分配和外部地址锁存器 6.3.1 存储器扩展的读写控制 存贮器的扩展一般有

10、以下几方面的内容： 外部程序存储器的扩展。 外部数据存储器的扩展。 RAM芯片：读写控制引脚，记为OE*和WE* ，与MCS-51的RD*和WR*相连。 EPROM芯片：只能读出，故只有读出引脚，记为OE* ，该引脚与MCS-51的PSEN*相连。 6.3.2 存储器地址空间分配 存储器的地址分配问题，实际上就是通过地址线，与存储器芯片的地址引脚适当连接，最终达到一个存储单元对应一个地址的要求。 MCS-51发出的地址是用来选择某个存储器单元进行读写，要完成这种功能，必须进行两种选择： “片选”和 “单元选择”。,一是必须先找到该存储单元或I/O端口所在的芯片，一般称为“片选” ，二是通过对芯

11、片本身所具有的地址线进行译码，然后确定唯一的存储单元或I/O端口，称为“单元选择”。片选一般使用高位地址线，而单元选择使用低位地址线。 存储器空间分配除考虑地址线连接外，还讨论各存储器芯片在整个存储空间中所占据的地址范围。 常用的存储器地址分配的方法有两种： 线性选择法（简称线选法） 地址译码法（简称译码法）。 1. 线选法 直接利用系统的高位地址线作为存储器芯片（或I/O接口芯片）的片选信号。线选法用低位地址线对片内的存储单元进行寻址，所需的地址线由片内地址线决定，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。 优点：电路简单，不需要译码器硬件，体积小，成本低。 缺点：可寻

12、址的器件数目受到限制，地址空间不连续，地址不唯一。,例 某一系统，需要外扩8KB的EPROM（2片2732），4KB的RAM（2片6116），这些芯片与MCS-51单片机地址分配有关的地址线连线，电路如下图。,2732:4KB程序存储器，有12根地址线A0A11，分别与单片机的P0口及P2.0P2.3口相连。2732（1）的片选端接A15（P2.7），2732（2）的片选端接A14（P2.6）。 当要选中某个芯片时，单片机P2口对应的片选信号引脚应为低电平，其它引脚一定要为高电平。 6116:2KB数据存储器，需要11根地址线作为单元的选择，而剩下的P2口线（P2.4P2.7）作为片选线。 两

13、片程序存储器的地址范围： 2732（1）的地址范围：7000H7FFFH; 2732（2）的地址范围: B000HBFFFH; 6116（1）的地址范围：E800HEFFFH; 6116（2）的地址范围：D800HDFFFH。 线选法特点：简单明了，不需另外增加硬件电路。只适于外扩芯片不多，规模不大的单片机系统。,(1) 全译码：所谓全译码就是存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位地址线全部参加译码。这种译码方法存储器芯片的地址空间是唯一确定的，但译码电路相对复杂。 这两种译码方法在单片机扩展系统中都有应用。在扩展存储器(包括I/O口)容量不大的情况下，选择部分译码，译码

14、电路简单，可降低成本。 (2) 部分译码：所谓部分译码就是存储器芯片的地址线与单片机系统的地址线顺次相接后，剩余的高位地址线仅用一部分参加译码。参加译码的地址线对于选中某一存储器芯片有一个确定的状态，而与不参加译码的地址线无关。也可以说，只要参加译码的地址线处于对某一存储器芯片的选中状态，不参加译码的地址线的任意状态都可以选中该芯片。正因如此，部分译码使存储器芯片的地址空间有重叠，造成系统存储器空间的浪费。,2. 译码法,译码法与线选法比较，硬件电路稍复杂，需要使用译码器，但可充分利用存储空间，全译码时还可避免地址重叠现象，局部译码因还有部分高位地址线未参与译码，因此仍存在地址重叠现象。译码法

15、的另一个优点是若译码器输出端留有剩余端线未用时，便于继续扩展存储器或I/O口接口电路。,译码法和线选法不仅适用于扩展存储器(包括外RAM和外ROM)，还适用于扩展I/O口(包括各种外围设备和接口芯片)。,最常用的译码器芯片：74LS138（3-8译码器）74LS139（双2-4译码器）74LS154（4-16译码器）。可根据设计任务的要求，产生片选信号。 (1)74LS138（38译码器） 引脚如下图，译码功能如后表所示。当译码器的输入为某一个固定编码时，其输出只有某一个固定的引脚输出为低电平，其余的为高电平。,74LS138译码器真值表 输 入 输 出 G1 G2A* G2B* C B A

16、Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*,(2) 74LS139（双2-4译码器） 引脚如下图。 下面以74LS138为例, 介绍如何进行地址分配。 例 要扩8片8KB的RAM 6264，如何通过74LS138把64KB空间分配给各个芯片？,采用的是全地址译码方式，单片机发地址码时，每次只能选中一个存储单元。同类存储器间不会产生地址重叠的问题。 如果用74LS138把64K空间全部划分为每块4KB，如何划分呢？见下图。,6.3.3 外部地址锁存器 地址锁存器芯片: 74LS373、8282、74LS573等。 1. 锁存器74LS373 带有三态门的8D锁存器,其引脚其内部结构如下图。,D7D0: 8位数据输入线; Q7Q0: 8位数据输出线; G:数据输入锁存选通信号； OE*: 数据输出允许信号。,2. 锁存器8282 功能及内部结构与74LS373完全一样，只是其引脚的排列与74LS373