体系结构与80 x86cpu

《体系结构与80 x86cpu》由会员分享，可在线阅读，更多相关《体系结构与80 x86cpu（74页珍藏版）》请在金锄头文库上搜索。

1、2019/1/14,1,微型计算机原理与接口技术,学习成就未来!,第二章 8086系统结构,熊旺平 ,2019/1/14,2,本章内容导读,CPU（8086）的结构 CPU（8086）的引脚信号和工作模式 8086系统存储器的组织和分类 CPU（8086）的操作和时序,2019/1/14,3,本章学习要求,熟悉8086CPU的内部结构及引脚功能和系统配置； 掌握8086CPU的寄存器结构、功能和使用方法； 掌握标志寄存器中各标志位的定义； 掌握存储器的分段表示，熟悉其分体结构和堆栈 熟悉总线周期与指令周期、时钟周期的关系； 了解总线时序。,2019/1/14,4,x86或80x86是英代尔In

2、tel首先开发制造的一种微处理器体系结构的泛称。 该系列较早期的处理器名称是以数字来表示，并以“86”作为结尾，包括Intel 8086、80186、80286、80386以及80486，因此其架构被称为“x86”。由于数字并不能作为注册商标，因此Intel及其竞争者均在新一代处理器使用可注册的名称，如Pentium。现时Intel把x86-32称为IA-32，全名为“Intel Architecture, 32-bit”。不过，由于x86包括16位元的处理器，这样的命名也出现麻烦。,2019/1/14,5,历史,x86架构于1978年推出的Intel 8086中央处理器中首度出现，它是从In

3、tel 8008处理器中发展而来的，而8008则是发展自Intel 4004的。8086在三年后为IBM PC所选用，之后x86便成为了个人电脑的标准平台，成为了历来最成功的CPU架构。 其他公司也有制造x86架构的处理器，计有Cyrix（现为VIA所收购）、NEC集团、IBM、IDT以及Transmeta。Intel以外最成功的制造商为AMD，其Athlon系列处理器的市场份额仅次于Pentium。 8086是16位元处理器；直到1985年32位元的80386的开发，这个架构都维持是16位元。接着一系列的处理器表示了32位元架构的细微改进，推出了数种的扩充，直到2003年AMD对于这个架构发

4、展了64位元的扩充，并命名为AMD64。后来Intel也推出了与之兼容的处理器，并命名为Intel 64。两者一般被统称为x86-64或x64，开创了x86的64位时代。,2019/1/14,6,值得注意的是Intel早在1990年代就与HP合作提出了一种用在安腾系列处理器中的独立的64位架构，这种架构被称为IA-64。IA-64是一种崭新的系统，和x86架构完全没有相似性；不应该把它与x86-64或x64弄混。,2019/1/14,7,设计,x86架构是重要地可变指令长度的CISC（复杂指令集电脑，Complex Instruction Set Computer）。 字组（word, 4字节

5、）长度的内存存取允许不对齐内存位址。 向前相容性一直都是在x86架构的发展背后一股驱动力量（设计的需要决定了这项因素而常常导致批评，尤其是来自对手处理器的拥护者和理论界，他们对于一个被广泛认为是是落后设计的架构的持续成功感到不解）。,2019/1/14,8,CPU（8086）的结构,由于当时制造工艺和生产成本的原因，微处理器的结构受到引脚数目、芯片面积和器件速度的限制。 8086 CPU的特点 引脚功能复用 单总线、累加器结构 可控三态电路 总线分时复用 Intel 8088准16位处理器，内部寄存器及内部操作均为16位，外部数据总线8位。 8088与8086指令系统完全相同，芯片内部逻辑结构

6、、芯片引脚有个别差异。,2019/1/14,9,CPU（8086）的结构,8086概况： 1979年推出，第一代超大规模集成电路（VLSI）微处理器，采用HMOS工艺制造，内含2.9万晶体管。 数据总线宽度16位，地址总线宽度20位；可直接寻址空间2201M字节单元；16位数据总线与地址总线复用。 采用单一的+5V电源，一相时钟，时钟频率为 5MHz（8086），10MHz（80861），8MHz（80862）。 133条指令，指令长度16字节，指令最短执行时间为0.4s（平均0.5s）。,2019/1/14,10,CPU（8086）的结构,一、8086CPU的内部结构,总线接口部件BIU（B

7、us Interface Unit） 16位段地址寄存器 16位指令指针寄存器IP 存放下一条要执行指令的偏移地址 3) 20位物理地址加法器 完成16为逻辑地址20位物理地址的转换 4) 6字节指令队列 预放六字节的指令代码 5) 总线控制逻辑,指令执行部件EU（Execution Unit） 算术逻辑运算单元ALU 完成8位或16位二进制运算 2）标志寄存器PSW 存放ALU运算结果特征 3) 寄存器组 4个通用16位寄存器；4个专用16位寄存器 4) EU控制器 取指令控制和时序控制部件,2019/1/14,11,CPU（8086）的结构,2019/1/14,12,CPU（8086）的结

8、构,2019/1/14,13,CPU（8086）的结构,2019/1/14,14,CPU（8086）的结构,2019/1/14,15,CPU（8086）的结构,2019/1/14,16,CPU（8086）的结构,2019/1/14,17,寄存器定义 (Register),寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。 寄存器是内存阶层中的最顶端，也是系统获得操作资料的最快速途径。寄存器通常都是以他们可以保存的位元数量来估量，举例来说，一个 “8 位元寄存器”或 “32 位元寄存器”。 寄存器是CPU内部的元件，寄存器拥有非常高的读写速度，所

9、以在寄存器之间的数据传送非常快。,2019/1/14,18,寄存器用途,1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。,2019/1/14,19,CPU（8086）的结构,二、8086CPU的寄存器结构,Stack Pointer Base Pointer Source Index Destination Index Code Segment Data Segment Stack Segment Extra Segment Instruction Pointer,Accumulator X Base

10、X Counter X Data X,2019/1/14,20,什么是D触发器？,D触发器的D代表延迟或数据，它的输出是发生在早于一个时钟脉冲之前的D输入的函数。维持阻塞D触发器如图2-46所示。在时钟脉冲期间，在D输入提供“1”会导致输出变为1，否则输出变为0。其真值表(表2-18)表明这种关系，其中Qn+1是时钟脉冲以后的Q输出，它取决于D的输入状态。 用JK触发器构成的D触发器，如图2-47所示。,2019/1/14,21,2019/1/14,22,CPU（8086）的结构,2019/1/14,23,CPU（8086）的结构,2019/1/14,24,CPU（8086）的结构,指针与变址

11、寄存器 BP和SP称为 指针寄存器 常与SS联用,来确定堆栈段中的某一存储单元的地址. SI和DI称为 变址寄存器 常与DS联用,来确定数据段中的某一存储单元的地址. 在串指令中,SI与DS联用; DI与ES联用.,2019/1/14,25,CPU（8086）的结构,2019/1/14,26,CPU（8086）的结构,2019/1/14,27,CPU（8086）的结构,状态标志,标志寄存器的格式及各位的含义,2019/1/14,28,CPU（8086）的结构,1. 状态标志：表示前面的操作执行后，算术逻辑部件处于怎样一种状态。例如，是否产生了进位，是否发生了溢出等等。程序中，可以通过对某个状态

12、标志的测试，决定后面的走向及操作。 例如： STATE: IN AL, 0DAH; TEST AL, 02H; JZ STATE 全零标志ZF（Zero Flag）：若运算结果为0，则ZF1；否则ZF0。 例1：MOV AL, 4 SUB AL, 4 例2：XOR AX, AX 执行后，ZF=? 执行后，ZF=1,2019/1/14,29,CPU（8086）的结构,进位标志CF（Carry Flag）： 它反映： 加法时，最高位（字节操作时的D7位，字操作时的D15位）是否有进位产生。 减法时，最高位（字节操作时的D7位，字操作时的D15位）是否有借位产生。 例如： MOV AL, 3; SU

13、B AL, 4; 执行后，CF1。 CF可以表示无符号数的溢出. 奇偶校验标志PF（Parity Flag）：若运算结果低8位中“1”的个数为偶数，则PF1；否则PF0。 例：MOV AL, 2 ADD AL, 1 执行后，PF位为1。,2019/1/14,30,CPU（8086）的结构,辅助进位标志AF（Auxiliary carrry Flag）： 也称“半进位标志”，它反映： 加法时，D3位向D4位有进位; 减法时，D3位向D4位有借位。 溢出标志OF（Overflow Flag）：若运算过程中发生了“溢出”，则OF1。 定义：运算结果超出计算装置所能表示的范围，称为溢出。 OF为是根据

14、操作数的符号及其变化情况来设置的: 若两个操作数的符号相同,而结果的符号与之相反时,OF=1; 否则,OF=0. 它是用来表示带符号数的溢出的.,2019/1/14,31,例题 将 5394H 与 777FH 两数相加,并说明其标志位状态.,运算结果为23EBH,并置标志位为: 进位标志 CF=0; 奇偶校验 PF=1; 辅助进位 AF=0; 全零标志 ZF=0; 符号标志 SF=1; 溢出标志 OF=0.,2019/1/14,32,CPU（8086）的结构,2. 控制标志(3位)：每一位控制标志都对一种特定的功能起控制作用。可以通过专门的指令对其进行“置位”（Set）或“复位”（Reset）

15、。 中断标志IF（Interrupt Enable Flag）：如果IF置“1”，则CPU可以接受可屏蔽中断请求；反之，则CPU不能接受可屏蔽中断请求。 指令系统中有两条专门的指令可以置“1”或置“0” IF标志位： STI 使IF置“1”，即开放中断。 CLI 使IF清“0”，即关闭中断 方向标志DF（Direction Flag）：用于串操作指令中的地址增量修改（DF0）还是减量修改（DF1）。 STD (SeT Direction) ， CLD (Clear Direction)。 跟踪标志TF（Trap Flag）：若TF1，则CPU按跟踪方式（单步方式）执行程序。,2019/1/14

16、,33,CPU（8086）的引脚信号和工作模式,2019/1/14,34,中断相关引脚,INTR：可屏蔽（Maskable）中断请求信号，输入，高电平有效。外设向CPU发出中断请求。 INTA：中断响应信号，输出，低电平有效。CPU对中断请求的响应。 CPU在每条指令的最后一个时钟周期采样INTR信号，若发现INTR信号有效（为高电平），并且中断允许标志IF=1时，CPU就会在结束当前指令后，响应中断请求，进入中断响应周期。其间，将通过INTA引脚向发出请求信号的设备（中断源）发出中断响应信号。 NMI(Non-Maskable Interrupt request):非屏蔽中断请求信号，输入，正跳变有效。“不受IF的影响”。,2019/1/14,35,存储相关引脚,BHE/S7：高8位数据允许/状态（BUS High Enable/Status）复用引脚 8086有16条数据线，可用低8位传送一个字节，也可用高8位传送一个字节，还可用高8位和低8位一起传送一个字