《《mos存储器》ppt课件》由会员分享，可在线阅读，更多相关《《mos存储器》ppt课件（26页珍藏版）》请在金锄头文库上搜索。
1、MOS存储器,一存储器的分类 1.只读存储器ROM（read only memory） (1).固定式只读存储器（掩膜编程ROM）（mask programmed ROM）; (2).可编程只读存储PROM(programmed ROM); 如熔丝型，一旦编程完毕，就不能改 以上两类都是不挥发性的，断电信息不会丢失,2.不挥发性读写存储器NVRWM(non-volatile read-write memory) 习惯称为可擦除型ROM. (1)可擦除型EPROM(erasable PROM)紫外光擦除，一次性全部擦除 （）电可擦除EEPROM(electrically erasable PRO
2、M)浮栅隧道结构，可逐字擦写，速度快，不需从设备上取出价格较贵 （）闪烁型 复栅结构，比EEPROM简单，通常用作可变信息的存储,3.随机存取存储器RAM(random access memory) 挥发性的. （）静态SRAM：采用双稳态触发器作为存储元件没有外界触发信号时，不改变状态只要有电源，信号保持 （）动态DRAM，利用电容来存储信息，需刷新 优点：存储单元的元件数少，单元面积小，功耗低，适 合大规模集成； 缺点：需要复杂的刷新电路，对时序有严格要求，速度 比静态慢,4.顺序存取存储器SAM(sequential access memory) 非随机存取的，存取次序受到限制: (1)
3、先进先出存储器FIFO(first-in first-out ); (2)后进先出存储器LIFO(last-in first-out ); (3)移位寄存器(shift register); (4)按内容存取存储器(contents-addressable memory,CAM).,二存储器的结构,如果选择位的信号来自片外或芯片上的其他部分时，会 造成无法封装或连线的问题因此要采用译码的方法来减少 地址线的数目 通常存储单元组成阵列形式地址分为列地址和行地 址行地址是使存储器的一行可以读和写，列地址是从被选 择的行中排选出所需要的字 以1M，字长为16为例，设计成1024*1024，一行有64
4、个字 (64*16=1024)，列地址需要位，产生16*64条列选择线行地址为10位，产生1024条行选择线,我们把行选择线成为字线(word line)，把连接 输入/输出电路的列选择线称为位线(bit line),列,为了缩短存取时间和降低功耗，一般存储单元上的电压 摆幅都很小（如0.5v），无法达到外界所需要的正常幅 度，所以要加灵敏放大器,更大容量的存储器要分成若干个存储块（BLOCK） 组合起来，并额外有块地址来选择其中的某一块,三MOS动态随机存取存储器,存储单元的工作原理 当W 时，导通，可以把数据写入，存在Cs中，或从Cs中读出数据数据“”和“”是以s上电荷的多少来辨别的 某行
5、的W时，该行的导通Cs与连通，Cs与位线电容CBL是并联关系,(1) 读操作 在读之前，位线先预充到Vpre(约2.5V)当W=1， 导通电荷在CBL和Cs之间再分配，从而导致位线电平的 变化,：Cs上的初始电压,：电荷再分配后的位线电压,:电荷转移比,一般为0.05PF CBL约为PF，电荷转移比一般在1%-10%之间V250mv,讨论： V很小，要有灵敏放大器； 转移比要尽量大，在小面积得到尽可能大的电容是设计关键； 读取过程是“破坏性”的，CS中的电荷量发生了变化，读和刷新要结合在一起,(2) 写操作 例如写“”，先选择指定的位线，B=1，然后升高字线使导通对Cs充电，这时会有阈值损失有
6、效方法是将自举到大于VDD的值 写“”的时侯是放电,.存储单元的结构 一般采用三维结构，例如沟槽型，槽壁和槽底都作为电容的极板,Cs,3.灵敏放大器和伪单元,（1）灵敏放大器 由交叉耦合的CMOS反相器构成，接在每一列的中间。EQ=1，先将BLL和BLR左右两条位线预充到 ，,使触发器处在亚稳点，然后EQ=0.,读写时位线上会出现 ，当 足够大时，SE=1，灵敏放大器工作，触发器将根据 的情况，进入一个稳定的状态（0或1）。由于是正反馈，转变非常迅速。 特点： 简单，快速。输入端和输出端是合在一起的，放大 后的信号仍作用于位线上，可以对单元进行刷新，这是单管单元动态存储器必需的。,（2）伪单元
7、（dummy cell） 存储单元是单端结构，为了变成双端差分式，要在灵敏放大器的左右两端各增加一个伪单元，与正式单元完全一样。 作用：（1）提供参考电压; （2）减少或者补偿各种干扰，防止两侧不相等的电位漂移和时钟脉冲引起的耦合干扰，提高放大器灵敏度。,工作原理： EQ=1时，BLL和BLR被预充到 ，同时L=R=1,把伪单元也预充到 。在读操作时，假如阵列左边一个单元被选中，BLL将变化V，这同时R=1，使右边的伪单元选择而给出参考电压，BLR= ，当BLL高于 时，输出为1，否则为0。保证了放大器工作可靠。 讨论： （1）将位线一分为二减小了位线的电容值，增加了电荷转移比; （2）二边完
8、全对称非常重要。,四、MOS静态随机存取存储器,SRAM不需要时钟和刷新，工作稳定，单元简单，外 围电路也比DRAM简单,(1)MOS静态存储单元 用基本触发器做为存贮单元，T3、T4是存取晶体管(NMOS传输门)。负载可以是R，饱和E/E，非饱和E/E，PMOS(CMOS)。 W=1时，可以写入或读出 W=0时，维持状态,目前用的最多的是电阻负载，用不掺杂的多晶硅做电阻。相比CMOS静态单元，PMOS被改为电阻，连线问题被简化，单元尺寸明显减小。为了减小功耗，R较大,但会影响速度，也会使单元尺寸加大。CMOS的优点是功耗小。,写数据时，首先把数据传给位线，然后W=1，数据就写入了。 读信息时
9、，先把位线B和 都充到VDD/2，然后W=1，这可使位线上的信号差幅度减小，提高了速度。 目前，相同容量的SRAM价格是DRAM的8倍左右，面积则将近大4倍，所以SRAM常用于快速存储的较低容量的RAM需求，比如Cache(缓存）等。,CMOS静态存贮单元图形,五、EPROM,(1)浮栅晶体管(floating-gate transistor),特点： 1 在普通MOS管的栅与沟道之间插一多晶硅层，它与 谁也不连接，称为浮栅 2 因为有浮栅，跨导，VT （相比普通MOS管） 3 VT可以改变，即可以编程。当在源与栅漏之间加1520V的编程电压时，DS方向强电场会引发雪崩效应，电子获得足够的能量
10、（3.2ev），借助VGS而穿过SiO2进入浮栅。所以浮栅晶体管也称为浮栅雪崩注入MOS管(floating gate avalanche-injection MOS transistor-FAMOS) 当浮栅上电子积累时，也降低了氧化层上的电场，最后会达到平衡。如果撤去外电压，浮栅上将为负电位，这等于加大了MOS管的VT。为了使MOS管导通，需要加更高的电压克服浮栅上的负电荷的影响。,(2)EPROM工作原理 编程后的MOS管VGS=5V时已不能开启(VGS7V)，等效为关断，即字线和位线的交叉处不存在MOS管(状态1)。没有编程的MOS管VGS=5V可以打开(状态0)。 由于浮栅被SiO2
11、包围，切断电源后电荷仍可以在浮栅上驻留若干年，即是不挥发性的。 强紫外光的光子能量为4.9ev，超过了SiO2和之间的势垒高度。所以用紫外光照射时，浮栅上的电子会获得能量，回到了衬底材料中。这样就起到了擦除的作用。 讨论：EPROM存储单元简单、紧凑，适宜制作大规模的ROM，价格较低，适合于不需要经常重复编程的场合。,六、E2PROM,是浮栅晶体管的改进型：浮栅上有一延长区，它与漏之间的SiO2厚度只有10nm左右(浮栅是几十100nm)。当栅-漏加上10V电压时，E=109v/m，电子会由于遂道效应穿过氧化层到达浮栅。,优点：编程可逆。VGD=10V时电子进入浮栅，擦除时VGD=-10V，电
12、子从浮栅扫向衬底。 缺点： VT的控制难：VT不仅取决于浮栅上初始负电荷的数目，也取决于移走了多少负电荷。移走太多电荷可能会使MOS管成为耗尽型，字线为零时也导通。,解决方法： 单元中增加常规MOS管。 浮栅MOS管只完成储存负电荷的功能。编程时，使浮栅MOS管VTVDD，擦除后，VTVDD，相当于常规MOS 管的源接地。 优点：擦写次数多，使用方便 缺点：单元有2个MOS管，有浮栅延长区，薄栅区工艺困难，因此集成度小，价格高。,七、Flash E2PROM,把EPROM和E2PROM的结构结合起来，具有EPROM的集成度，又有E2PROM的灵活性。 特点：整个浮栅下面的SiO2厚度只有10nm，擦除时栅接地，源接12V。这时隧道效应起作用，电子从浮栅到源。编程时栅加12V，漏接6V，源接地，电子通过雪崩效应注入浮栅。,
