《第5章 半导体存储器》由会员分享，可在线阅读，更多相关《第5章 半导体存储器（48页珍藏版）》请在金锄头文库上搜索。
1、2017/11/22,0,第5章 半导体存储器,5.3 只读存储器,5.4 内存管理,5.5 例题解析,5.2 随机读写存储器,5.1 概述,2017/11/22,1,5.1 概述,微型计算机的存储结构寄存器位于CPU中主存由半导体存储器(ROM/RAM)构成辅存指磁盘、磁带、磁鼓、光盘等大容量存储器，采用磁、光原理工作高速缓存(CACHE)由静态RAM芯片构成本章介绍半导体存储器及组成主存的方法,CPU（寄存器）,CACHE（高速缓存）,主存（内存）,辅存（外存）,2017/11/22,2,5.1.1 半导体存储器的分类,按制造工艺分类双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度
2、高、功耗低按使用属性分类随机存取存储器 RAM：可读可写、断电丢失只读存储器 ROM：只读、断电不丢失,详细分类，请看图示,2017/11/22,3,半导体存储器的分类,半导体存储器,只读存储器 （ROM）,随机存取存储器（RAM）,静态 RAM（SRAM）动态 RAM（DRAM） 非易失 RAM（NVRAM）,掩膜式ROM一次性可编程 ROM（PROM） 紫外线擦除可编程 ROM（EPROM）电擦除可编程 ROM（EEPROM）,2017/11/22,4,5.1.2存储器的性能指标,1.存储器容量 存储1位二进制信息的单元称为1个存储元。对于32MB的存储器，其内部有32M 8bit个存储元
3、。存储器芯片多为8结构，称为字节单元 。 在标定存储器容量时，经常同时标出存储单元的数目和每个存储单元包含的位数：存储器芯片容量=单元数位数 例如，Intel 2114芯片容量为1K4位，6264为8K位。 虽然微型计算机的字长已经达到16位、32位甚至64位，但其内存仍以一个字节为一个单元，不过在这种微型机中，一次可同时对2、4、8个单元进行访问。 2.存取周期 存储器的存取周期是指从接收到地址，到实现一次完整的读出或写入数据的时间，是存储器进行连续读或写操作所允许的最短时间间隔。,2017/11/22,5,5.1.2存储器的性能指标,3. 功耗 半导体存储器属于大规模集成电路，集成度高，体
4、积小，但是不易散热，因此在保证速度的前提下应尽量减小功耗。一般而言，MOS型存储器的功耗小于相同容量的双极型存储器。例如上述HM62256的功耗为40mW200 mW。 4. 可靠性 5. 集成度 半导体存储器的集成度是指在一块数平方毫米芯片上所制作的基本存储单元数，常以“位片”表示，也可以用“字节片”表示.6. 其他,2017/11/22,6,读写存储器RAM,5.2 随机读写存储器,2017/11/22,7,随机存取存储器,静态RAMSRAM 2114SRAM 6264,动态RAMDRAM 4116DRAM 2164,2017/11/22,8,5.2.1 静态RAM,SRAM 的基本存储单
5、元是触发器电路每个基本存储单元存储1位二进制数许多个基本存储单元形成行列存储矩阵SRAM 一般采用“字结构”存储矩阵：每个存储单元存放多位（4、8、16等）每个存储单元具有一个唯一的地址,2017/11/22,9,静态RAM的存储结构,六管基本存储电路,列选线Y,数据线D,数据线D,T8,T7,行选线X,T1,T5,T2,T6,T4,T3,VDD,B,A,6 管基本存储单元,列选通,2017/11/22,10,SRAM 芯片的内部结构,I/O,行地址译码,列地址译码,A3A2A1A0,A4 A5 A6 A7,1,0,0,15,15,1,-CS-OE-WE,输入缓冲,输出缓冲,6管基本存储单元,
6、列选通,2017/11/22,11,SRAM芯片2114,存储容量为1024418个引脚：10 根地址线 A9A04 根数据线 I/O4I/O1片选 -CS读写 -WE,123456789,181716151413121110,VccA7A8A9I/O1I/O2I/O3I/O4-WE,A6A5A4A3A0A1A2-CSGND,功能,4. SRAM芯片举例,2017/11/22,12,SRAM 2114的读周期,数据,地址,TCX,TODT,TOHA,TRC,TA,TCO,DOUT,-WE,-CS,TA读取时间从读取命令发出到数据稳定出现的时间给出地址到数据出现在外部总线上TRC读取周期两次读取
7、存储器所允许的最小时间间隔有效地址维持的时间,2017/11/22,13,SRAM 2114的写周期,TWC,TWR,TAW,数据,地址,TDTW,TW,DOUT,DIN,TDW,TDH,-WE,-CS,TW写入时间从写入命令发出到数据进入存储单元的时间写信号有效时间TWC写入周期两次写入存储器所允许的最小时间间隔有效地址维持的时间,2017/11/22,14,SRAM芯片6264,存储容量为 8K828个引脚：13 根地址线 A12A08 根数据线 D7D02 根片选 -CS1、CS2读写 -WE、-OE,功能,+5V-WECS2A8A9A11-OEA10-CS1D7D6D5D4D3,NCA
8、12A7A6A5A4A3A2A1A0D0D1D2GND,1234567891011121314,2827262524232221201918171615,2017/11/22,15,(1) 存储芯片数据线的处理,若芯片的数据线正好 8 根：一次可从芯片中访问到 8 位数据全部数据线与系统的 8 位数据总线相连若芯片的数据线不足 8 根：一次不能从一个芯片中访问到 8 位数据利用多个芯片扩充数据位（数据宽度）这种扩充方式称“位扩充”,5. SRAM与CPU的联接,2017/11/22,16,位扩充,2114（1）,A9A0,I/O4I/O1,片选,D3D0,D7D4,A9A0,2114（2）,A
9、9A0,I/O4I/O1,两片同时选中,数据分别提供,多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”,2017/11/22,17,(2) 存储芯片地址线的连接,芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,2017/11/22,18,片内译码,地址线 A9A0,存储芯片,存储单元,2017/11/22,19,片内译码,000H001H002H3FDH3FEH3FFH,000000010010110111101111,（16进制表示）,A9A0,片内10 位地址
10、译码10 位地址的变化：全0全1,2017/11/22,20,3. 存储芯片片选端的译码,存储系统常需要利用多个存储芯片进行容量的扩充，也就是扩充存储器的地址范围这种扩充简称为“地址扩充”或“字扩充”进行“地址扩充”时，需要利用存储芯片的片选端来对存储芯片（芯片组）进行寻址通过存储芯片的片选端与系统的高位地址线相关联来实现对存储芯片（芯片组）的寻址，常用的方法有：全译码全部高位地址线与片选端关联（参与芯片译码）部分译码部分高位地址线与片选端关联（参与芯片译码）线选法某根高位地址线与片选端关联（参与芯片译码）片选端常有效无高位地址线与片选端关联（不参与芯片译码）,2017/11/22,21,地址
11、扩充（字扩充）,片选端,D7D0,A19A10,A9A0,（2）,A9A0,D7D0,（1）,A9A0,D7D0,译码器,0000000001,0000000000,低位地址线,高位地址线,2017/11/22,22,片选端常有效,A19A15 A14A0 全0全1,D7D0,27256EPROM,A14A0,片选端常有效与A19A15 无关,令芯片（组）的片选端常有效不与系统的高位地址线发生联系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”,2017/11/22,23,静态随机存取存储器的联接举例,在64KB地址空间中用8片2114构成4K8，即4KB存储区
12、的全译码法连接方案：其地址范围为2000H2FFFH。,2017/11/22,24,5.2.2 动态MOS存储器,DRAM 的基本存储单元是单个场效应管及其极间电容必须配备“读出再生放大电路”进行刷新每次同时对1行的存储单元进行刷新每个基本存储单元存储1位二进制数许多个基本存储单元形成行、列存储矩阵DRAM一般采用“位结构”存储体：每个存储单元存放 1 位需要 8 个存储芯片构成 1 个字节存储单元每个字节存储单元拥有 1 个唯一地址,2017/11/22,25,动态RAM的存储结构,单管基本存储电路,C2,C1,行选线,列选线,数据线,T2,T1,单管基本存储单元,2017/11/22,26
13、,DRAM芯片的内部结构,T5,T4,T3,T2,T1,VDD,读出再生放大电路,列128,列2,DIN,DOUT,列1,行128,行66,行65,行64,行2,行1,I/O缓冲,单管基本存储单元,读出再生放大电路,2017/11/22,27,DRAM芯片4116,存储容量为 16K116个引脚：7 根地址线A6A01 根数据输入线DIN1 根数据输出线DOUT行地址选通 -RAS列地址选通 -CAS读写控制 -WE,VBBDIN-WE-RASA0A2A1VDD,VSS-CASDOUTA6A3A4A5VCC,12345678,161514131211109,2017/11/22,28,4116的内部结构,128128,C0,R0,64选1译码,128选1译码,写时钟,-CAS,-WE,-RAS,0,0,127,63,A6A0,DIN,DOUT,脉冲发生,脉冲发生,2选1译码,列地址缓冲,行地址缓冲,
