数字电路期末考试复习题

上传人:精****档 文档编号:57049363 上传时间:2018-10-18 格式:PPT 页数:19 大小:333KB
返回 下载 相关 举报
数字电路期末考试复习题_第1页
第1页 / 共19页
数字电路期末考试复习题_第2页
第2页 / 共19页
数字电路期末考试复习题_第3页
第3页 / 共19页
数字电路期末考试复习题_第4页
第4页 / 共19页
数字电路期末考试复习题_第5页
第5页 / 共19页
点击查看更多>>
资源描述

《数字电路期末考试复习题》由会员分享,可在线阅读,更多相关《数字电路期末考试复习题(19页珍藏版)》请在金锄头文库上搜索。

1、1、将十进制2075转换成二进制 ( )B 、八进制 ( )O 和十六进制数 ( )H。 将十进制20.75转换成二进制 ( )B 、八进制 ( )O 和十六进制数 ( )H。 将十进制数3692转换成8421BCD码( )8421BCD 。,2075=(1000 0001 1011)B =(4033)O =(81B)H。 20.75=( 10100.11)B =(24.6)O =(14.C)H。 3692=(0011 0110 1001 0010)8421BCD 。,一、(20分)填空题,2、在 输入情况下,正逻辑“与非”运算的结果是逻辑0。,3、逻辑函数的常用表示方法有 、 、 、 。,全

2、“1”,真值表 、 逻辑表达式 、 逻辑图 、 卡诺图 。,4、数字系统中可以实现“线与”功能的门电路有 。,OC 。,5、逻辑表达式Y=AB+ C中, 存在竞争冒险。 (可能or 不),6、N个触发器可以构成能寄存 位二进制数码的寄存器。,7、为实现高频率稳定度,常采用 振荡器;单稳态触发器受外触发时进入 态。,石英晶体 暂稳,可能,N,8、电可擦除可编程存储器E2PROM芯片型号为2864有13根地址线,8根数据线,其存储容量为 位(bit)。 9、8位D/A转换器分辨率为 。 10、在三种A/D转换器中, 转换速度最高(并联比较型 逐次逼近型 双积分型)。,存储容量为64K(65536)

3、位(bit),8K字节,并联比较型,1、 用代数法将下列函数化简成为最简与或式;根据反演规则,写出L的反函数 ;根据对偶规则,写出L的对偶式 。,二、(14分)逻辑函数化简,2、用卡诺图法将下列函数化简成为最简与或式,写出函数的最简与非-与非表达式。,三、(8分)试判断图题1所示电路能否按图中要求逻辑关系正常工作?若电路的接法有错,则修改电路。,四、(6分)图题2为TTL门电路。 1、写出Y的逻辑表达式。 2、若已知A、B、C的波形,画出Y的波形。,五、(8分)如图题3所示,试画出给定时钟脉冲的作用下,各触发器 端的输出波形。设触发器初始状态 为0。,六、(10分)列出全加器的真值表,写出其逻

4、辑表达式;使用图题4的双4选1数据选择器74LS153和一个反相器设计一位全加器。,七、(13分)电路如题图5所示,设初态Q2 Q1 Q0=000, 1、试分析该电路是同步还是异步? 2、列出电路的激励(驱动)方程; 3、列出电路的状态方程; 4、画出状态转换图; 5、说明该时序电路功能;能否自启动?,八、(14分)利用四位二进制同步加计数器74161、与非门和3/8译码器74138设计一个序列信号产生器,循环产生序列脉冲1101001。逻辑符号见图题6。,八、(14分)利用四位二进制同步加计数器74161、与非门和3/8译码器74138设计一个序列信号产生器,循环产生序列脉冲1101001。

5、逻辑符号见图题6。,九、(7分)用555定时器组成单稳态触发器,已知R=1k,C2F。试求: 1、画出工作波形; 2、计算输出脉冲宽度; 3、电容0.01F的作用。,1、TTL与非门为提高开关速度,可采取 措施。,2、CMOS数字集成电路与TTL数字集成电路相比突出的 优点是 。,1、抗饱和;2、静态功耗低;3、矩形脉冲、单稳态 4、5V ;5、12,3、多谐振荡器可产生 信号波形。在数字系统中,电路可以产生脉冲定时。,4、用555定时器组成施密特触发器,当输入控制端外接 10V电压时,回差电压为 。 5、一个无符号12位数字量输入的DAC,其分辨率为 位。,练习,1555定时器的阈值分别为

6、。,2555定时器输出端状态的改变有 现象,回差电压为 。,1、1/3Vcc,2/3Vcc;2、滞回现象,回差电压为1/3Vcc,3555定时器构成的多谐振荡器如图,其振荡周期为 。其占空比为 。,4555定时器构成的多谐振荡器如图所示,其充电时间常数为 和放电时间常数为 。,5图示电路的名称是什么?对触发脉冲的宽度有何要求?,单稳态触发器,触发脉冲的宽度应小于暂稳态时间,6图示电路的名称是什么?对触发信号的逻辑电平有何要求? 输出波形是什么形状?uo1和uo2的占空比是否相等?,施密特触发器,触发信号的高电平应大于Vcc2/3,低电平应小于Vcc/3,方波,相同,2设某8进制加法计数器的现态为6,经历30个计数脉冲后的状态为(2) A 4 B 5 C 6 D 7,3下列器件组中,均属于组合逻辑电路的是(3)组。 A 计数器和比较器 B 寄存器和比较器 C 计数器和寄存器 D 比较器和编码器,4同步时序电路和异步时序电路的区别在于异步时序电路(4)。 A 没有触发器 B 没有统一的时钟脉冲 C 没有稳定状态 D 输出只与输入有关,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > 其它办公文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号