《(时序逻辑电路)》由会员分享，可在线阅读，更多相关《(时序逻辑电路)（84页珍藏版）》请在金锄头文库上搜索。
1、第6章 时序逻辑电路学习要点时序逻辑电路结构特点时序逻辑电路的分析方法以及功能表示常用的中规模集成芯片的功能以及应用时序逻辑电路的设计方法,6.1 概 述一. 时序电路的特点组合逻辑电路:任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关；时序逻辑电路:任一时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。它是由门电路和记忆元件（或反馈支路）共同构成的。,时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路通常由具有记忆触发器组成；存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。组合逻辑电路的输出除包
2、含外部输出外，还包含连接到存储电路的内部输出，控制存储电路状态的转移。,二.时序逻辑电路的结构框图,说明：X(x1 xn) 为输入信号；Z(z1zn)为输出信号 ； 存储电路的输入信号 Y(y1yn) ； 存储电路的输出信号 Q(q1.qn),三. 描述方式 输出方程： 驱动方程（或激励方程）： 状态方程：,时序逻辑电路某时刻的输出Zn决定于该时刻的外部输入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1同样决定于Xn和Qn。时序逻辑电路的工作过程实质上就是在不同的输入条件下，内部状态不断更新的过程。,四. 时序电路的分类,同步二进制加法计数器,时序电路按触发脉冲输入方式的不同分为同步时序
3、电路和异步时序电路。同步时序电路：各触发器状态的变化受同一个时钟脉冲控制。,异步二进制加法计数器,异步时序电路: 各触发器状态的变化不受同一个时钟脉冲控制。,时序电路按输出信号的特点，分为米里（Mealy）型和摩尔(Moore)型时序电路两种。米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。摩尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。,6.2 时序逻辑电路的分析,6.2.1 分析步骤, 根据逻辑图写出时序电路的输出方程和各触发器的激励方程。 根据已求出的激励方程和所用触发器的特征方程， 获得时序电路
4、的状态方程。 根据时序电路的状态方程和输出方程， 建立状态转移表， 进而画出状态图和波形图。 分析电路的逻辑功能,检查自启动.,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,时序电路的分析步骤：,计算,4,例1,时钟方程：,输出方程：,输出仅与电路现态有关，为摩尔型时序电路。,同步时序电路的时钟方程可省去不写。,驱动方程：,1,写方程式,2,求状态方程,JK触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1
5、1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000001011111110100000 所以这是一个用循环相邻码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。不能自启动。,例2,输出方程：,输出与输入有关，为米利型时序电路。,同步时序电路，时钟方程省去。,驱动方程：,1,写方程式,2,求状态
6、方程,T触发器的特性方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即： 0001101100 当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即： 0011100100 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。,画状态图时序图,一、数码寄存器（存放二进制数码的电路）,（用四块D触发器构成）,若输入：1 0 0 1,0 0 0 0,1、电路结构,存入： 1 0 0 1,2、工作原理,存数指令,C
7、P,Q0,Q1,Q2,Q3,D0,D1,D2,D3,6.2.2 寄存器、移位寄存器,二、单向移位寄存器,1、左移位电路组成,（从Q3 向Q0移),Q0端是串行输出端；,DIL是左移数据输入端；,CP,DIL,Q0Q1Q2Q3 端是并行输出端。,时钟方程：,驱动方程：,状态方程：,2、工作过程,例如：要移入D0D1D2D3,左移状态表,Q0 Q1 Q2 Q3 DIL CP顺序,X X X D0,X X D0 D1,X D0 D1 D2,D0 D1 D2 D3,D0,1,D1,2,D2,3,D3,4,单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左
8、移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。,M=0时右移,M=1时左移,四、应用,(1)串并转换,(2)节拍延迟,(3)其它,五、集成移位寄存器74LS195/194,功能表：,0 x x 清零,1 0 0 保持,1 0 1 右移(向Q3移),1 1 1 并行输入,1 1 0 左移(向Q0移),1,0 1,1,1,1 1,1 1 1,1 1 1 1,问题： 4个CP后，为什么向右移入了4个1 ?,向右
9、移举例：,1,要想只将一个1右移，操作过程见上：,1,0 1,0 0 1,0 0 0 1,0,VCD,6.2.3同步计数器,计数器,同步,异步,二进制,十进制,任意进制,二进制,十进制,任意进制,加法，减法，可逆,加法，减法，可逆,加法计数器：随cp的输入，电路递增计数,减法计数器：随cp的输入，电路递减计数,可逆计数器：随cp的输入，电路可增可减计数,在数字电路中，能够记忆输入脉冲个数的电路称为计数器。,(一) 同步二进制计数器,1、同步二进制加法计数器,CP,T0=1,Q0,T1,Q1,T2,Q2,C,Q3,T3,T0=1；,T1=Q0；,T2=Q1Q0；,T3=Q2Q1Q0,C=Q3Q2
10、Q1Q0,(2) 驱动方程,(1) 输出方程,（四块T触发器组成）,已知：,C=Q3Q2Q1Q0,(3)时序波形图,(4) 状态转换情况,（在波形图上读）,0,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,1,1,1,0,1,1,1,1,1,0,0,0,0,表6-2-6 二进制加法计数器状态表,(5) 分析功能,这是十六进制计数器(也是四位二进制加法计数器),Q 1、Q 2、Q 3 端分别为四分频、八分频和十六分频端。,Q0端为二分频端。,则，Q0端输出脉冲的频率为1/2f,若CP的频率为f,计数器的另一个作用是分频：,同理：,时序图,FF0每输入一个时钟脉冲翻转
11、一次,FF1在Q0=1时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。,2、 二进制加法计数规律以及电路连接规律,推广到n位二进制同步加法计数器,驱动方程,输出方程,时序图,FF0每输入一个时钟脉冲翻转一次,FF1在Q0=0时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。,3、 二进制减法计数规律以及电路连接规律,电路图,由于没有无效状态，电路能自启动。,推广到n位二进制同步减法计数器,驱动方程,输出方程,3位二进制同步可逆计数器,输出方程,电路图,(二) 同步二-十进制加法计数器,（1）驱动方程：,将各驱
12、动方程代入JK触发器的特性方程，得各触发器的次态方程：,（2）状态方程：JK触发器的特性方程：,（3）状态表,设初态为Q3Q2Q1Q0=0000,（4）状态图及时序图,（5）检查电路能否自启动,该计数器能够自启动。,由于电路中有4个触发器，它们的状态组合共有16种。在8421BCD码计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。,当由于某种原因，使计数器进入无效状态时，如果能在时钟信号作用下，最终进入有效状态，我们就称该电路具有自启动能力。,1、集成四位二进制加法计数器74LS161,Q3 Q2 Q1 Q0,CO,CP,CTT,CTP,74LS161,D3 D2 D1 D0,逻
13、辑符号,CP：时钟输入端,CTT、CTP：功能转换端,CO：进位输出端,D3D2D1D0：预置数的输入端,(三)集成同步计数器,CT54161/CT74161(CT54160/CT74160)功能表,1,0 0 0 0,0,X X X X,0,1,X X X X,X X X X,0,例如：,0 0 1 1,0 0 1 1,2、四位二进制可逆计数器74LS191,逻辑符号,3 、 同步十进制计数器,集成同步十进制加法计数器有74LS160。电路框图、功能表和74LS161相同，但输出只有00001001十个稳定状态。,集成同步十进制可逆计数器有74LS190。 电路框图、功能表和74LS191相
14、同。,功能表,1,X,1,X,保持,0,X,X,预置数,0,1,0,加法计数,0,1,1,减法计数,X,Q3 Q2 Q1 Q0,CP,74LS191,D3 D2 D1 D0,进位输出函数C=Q3Q0,状态转换图见下页,74LS160的状态转换图,（Q3Q2Q1Q0 ）,0000,0001,0010,0011,0100,0101,0110,0111,1000,1001,1010,1011,1110,1111,1100,1101,C=Q3Q0=1,三片74161构成12位二进制加法计数器,tpd,tpd,6.2.4、异步计数器,1、异步二进制计数器,构成（以三位为例）,时序图,计数状态 （在时序图上读）,1,FF0,FF1,FF2,CP0,CP1,CP2,Q0,Q1,Q2,(CP1),(CP2),
