组合逻辑控制器原理

上传人:mg****85 文档编号:55547639 上传时间:2018-10-01 格式:PPT 页数:20 大小:676.50KB
返回 下载 相关 举报
组合逻辑控制器原理_第1页
第1页 / 共20页
组合逻辑控制器原理_第2页
第2页 / 共20页
组合逻辑控制器原理_第3页
第3页 / 共20页
组合逻辑控制器原理_第4页
第4页 / 共20页
组合逻辑控制器原理_第5页
第5页 / 共20页
点击查看更多>>
资源描述

《组合逻辑控制器原理》由会员分享,可在线阅读,更多相关《组合逻辑控制器原理(20页珍藏版)》请在金锄头文库上搜索。

1、组合逻辑控制器原理,一、控制器组成,1.微命令发生器,功能:,产生全机所需的各种微命令,控制最基本的操作(微操作)的命令,电位型 脉冲型,微命令发生器的构成:将产生微命令的条件综合化简,形成逻辑式,用组合逻辑电路实现。,2.指令计数器PC,功能:,指示指令在M中的位置。,PC本身+1,顺序执行,PC先+1,再用转移地址修改PC,转移执行:,ALU+1,3.指令寄存器IR,功能:,存放现行指令。,决定操作性质,操作码字段,操作数地址 转移地址,IR,地址码字段,译码器,微命令发生器,地址形成部件,寻,D,4.状态寄存器PSW,功能:,指示程序运行方式,反映程序运行结果。,例. 某机的PSW,PS

2、W,15 12 11 8 7 6 5 4 3 2 1 0,C=1 进位 V=1 溢出 Z=1 结果为0 S=1 结果为负,T=1, 执行跟踪程序,(1)条件码,反映程序运行结果,15 12 11 8 7 6 5 4 3 2 1 0,(2)跟踪标志,为程序查错设置的断点标志T。,程序,初始化置T为1,.,测试T,跟踪程序,.,程序优先级高于外部优先级,不响应 程序优先级低于外部优先级,可响应,用户方式:禁止程序执行某些指令 核心方式:允许程序执行所有指令,(3)优先级,为现行程序赋予优先级别,以决定是否响应外部中断请求。,15 12 11 8 7 6 5 4 3 2 1 0,(4)工作方式,规定

3、程序的特权级。,PSW在CPU中,反映程序运行状态;控制/状态字在接口中,反映CPU命令、设备状态。,5.时序线路,功能:,控制操作时间和操作时刻。,时序,时钟脉冲,工作脉冲,时钟周期(节拍),产生电位型微命令,控制操作时间段,产生脉冲型微命令,控制定时操作,1.取指令,PC,时序,二、控制器工作过程,地址,M,指令,IR,、译码(、寻址方式),PC+1,PC,2.取数(按寻址方式),立:,时序,指令,操作数,有效地址,M,取数,R,取数,直:,寄存器号,间:,间接地址,M,取有效地址,寄存器号,R,取有效地址,变:,形式地址,变址量,运算器,计算有效地址,3.执行(按操作码),时序,结果,存

4、储器/寄存器,操作数,加法器,操作数,1.组合逻辑控制器的时序划分,三、时序控制方式,即:时序信号与操作的关系, 采用三级时序系统:,指令周期,工作周期1,工作周期2,工作周期n,时钟周期1,时钟周期2,时钟周期m,.,.,工作脉冲1,工作脉冲2,工作脉冲k,.,(节拍1),(节拍2),(节拍m), 时序关系:,晶振输出,工作周期1,工作周期2,工作周期3,时钟T1,工作脉冲P,时钟T2,指令周期,控制不同阶段操作时间,控制分步操作时间,对微操作定时,取指,执行,取数,取出指令,修改PC,打入IR,打入PC,2.时序控制方式及其变化,(1)同步控制,各项操作受统一时序控制。,定义:,特点:,有

5、明显时序时间划分,时钟周期时 间固定,各步操作的衔接、各部件之间的数 据传送受严格同步定时控制。,优缺点:,时序关系简单,时序划分规整, 控制不复杂;控制逻辑易于集中,便于管理。时间安排不合理。,应用场合:,用于CPU内部、设备内部、系 统总线操作(各挂接部件速度相近,传送时间确定,传送距离较近)。,各项操作受统一时序控制。,由CPU或其他设备提供,(2)异步控制,各项操作按不同需要安排时间,不 受统一时序控制。,定义:,特点:,无统一时钟周期划分,各操作间的衔接和各部件之间的信息交换采用异步应答方式。,例.异步传送操作, 主设备:,申请并掌握总线权的设备。,主,从, 从设备:,响应主设备请求

6、的设备。,发/接,接/发,主设备获得总线控制权, 操作流程:,主设备询问从设备,主设备发送/接收数据,主设备释放总线控制权,Y,N,主设备输出端与总线连接,主设备输出端与总线断开,时间安排紧凑、合理; 控制复杂。,优缺点:,应用场合:,用于异步总线操作(各挂接部 件速度差异大,传送时间不确定,传送距离 较远)。,(3)同步方式的变化,指令周期长度可变,时钟周期长度不变。,可用计数器指示时钟周期数的变化。,不同指令安排不同时钟周期数,总线周期中插入延长周期,经总线传送一次数据所用的时间(送地址、读/写),总线周期长度可变,时钟周期长度不变。,总线周期(4T),例.一个总线周期包含4个时钟周期,送地址,读/写数据,结束,同步方式,送地址,读/写数据,结束,总线周期(5T),扩展同步方式,1.组合逻辑控制方式,四、 组合逻辑控制方式的优缺点及应用,综合化简产生微命令的条件,形成 逻辑关系式,用组合逻辑电路实现; 执行指令时,由组合逻辑电路(微命 令发生器)在相应时间发出所需微命令, 控制有关操作。, 不易修改、扩展指令系统功能。,3.应用场合,用于高速计算机,或小规模计算机。, 产生微命令的速度较快。,2.优缺点, 设计不规整,设计效率较低;控制器 核心结构零乱,不便于检查和调试。,

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 行业资料 > 教育/培训

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号