《第五章存储器_s摘要》由会员分享，可在线阅读，更多相关《第五章存储器_s摘要（110页珍藏版）》请在金锄头文库上搜索。
1、第五章半导体存储器,天津职业技术师范大学 电子工程学院,一、存储器系统概述,计算机系统的存储器被组织成一个6个层次的金字塔形的层次结构，如下图所示，位于整个层次结构的最顶部S0层为CPU内部寄存器S1层为芯片内部的高速缓存（cache）；内存S2层为芯片外的高速缓存（SRAM，DRAM、DDRAM）；S3层为主存储器（Flash、PROM、EPROM、EEPROM）；S4层为外部存储器（磁盘、光盘、CF、SD卡）；S5层为远程二级存储（分布式文件系统、Web服务器）；,二、微型计算机存储器系统,它主要由主存储器、高速缓冲存储器、辅助存储器以及管理这些存储器的硬件和软件组成。,主存储器通常安装在
2、主机系统板上，也称为内部存储器。主存储器直接和 CPU交换信息，存放当前正在运行中的程序和数据。微型计算机主存储器由半导体存储器RAM和ROM组成，目前装机容量一般在64MB256MB。,辅助存储器又称外存储器，其特点是容量大、造价低，多用于存放当前不直接参与运行的程序和数据及系统程序。外存储器主要有两种：一种是磁表面存储器，包括软盘和硬盘；另一种是光盘存储器。,高速缓冲存储器是介于CPU和主存储器之间的一个容量小、但速度接近于CPU的存储器，一般装在CPU内部。目前，高档微机中己配置高速缓冲存储器。,在高档微机中，由于主存空间容量有限，为了扩大CPU处理当前事务的能力，均采用虚拟存储技术。虚
3、拟存储技术是在主存和辅存之间，增加部分硬件和软件支持，使主存和辅存形成一个整体，外存可以看是内存的一部分，经常进行内存与外存的成批的数据交换。这种概念的存储器称为虚拟存储器。,这样，主存、高速缓存和辅存在一定的软件和硬件支持下，形成一个完整的存储器体系，既具有高速缓存接近CPU的速度，又具有大的容量，满足用户对速度和容量的需要。,三、存储器的主要技术指标,1存储容量 存储容量是存储器所容纳的二进制位的总容量，或存储器所包含的存储单元的总位数。 存储容量=存储单元数*存储单元的位数,2存储周期 3存储器的可靠性 4性能价格比,第二节半导体存储器,微型计算机机中主存储器由半导体存储器芯片组成。半导
4、体存储器分双极型和单极型MOS电路两类。半导体存储器具有体积小、功耗低、价格便宜等优点。,半导体存储器根据其基本功能的不同分为只读存储器（ROM）和随机存取存储器（RAM）。RAM又依存储单元电路的构成原理及是否需要刷新分为静态RAM(SRAM)和动态RAM(DRAM)。,一、随机存储器RAM,RAM是一种既能写入又能读出的存储器。RAM只能在电源电压正常时工作，一旦断电，RAM内的信息便完全丢失。 1、SRAM（静态RAM）SRAM的基本存储电路是利用双稳态电路的某一种稳定状态表示二进制信息的。双稳态电路是一种平衡的电路结构，不管处于什么状态，只要不给它加入新的触发，不断电，它的这个稳定状态
5、就将保持下去。,SRAM在结构上比较复杂，集成度低。由于RAM的基本存储单元是双稳态触发器，每一个单元存放1位二进制信息，故所存信息不需要进行刷新。但SRAM的存取速度很快，多用于要求高速存取的场合，例如高速缓冲存储器。,静态RAM的存储单元数=2nn是地址线的位数,常用的静态RAM （1）静态 RAM6116,A0A1011位地址线，可寻址2k字节； D0D78位双向数据线；片选信号；-输出允许信号；-写允许信号；VCC电源（5V）；GND 地。,（2）静态RAM6264,A12A013位地址线，可寻址8k字节；D7D08位双向数据线；片选信号；CE2片选信号；-数据输出允许信号；写允许信号
6、；VCC电源（5V）；,2、动态存储器DRAM DRAM是一种以电荷形式来存储信息的半导体存储器。DRAM需要动态刷新。,动态RAM的存储单元数=22nn是地址线的位数,引脚说明如下： AOAn多路开关地址输入,例如，1MB DRAM时为AOA9。 DinDout（或IO）数据输入输出脚。行地址选通控制脚。列地址选通控制脚。写入允许。输入允许。,2164A动态RAM芯片,2164A动态RAM芯片,图 Intel 2164A 结构框图,图 Intel 2164A 结构框图,DRAM的使用方法如图56所示。当CPU对存储器进行读写时，首先在地址总线上给出地址信号，然后发出相应的读写控制信号，最后在
7、数据总线上进行数据操作。,二、只读存储器ROM,ROM是一种只能读出而不能写入的存储器，通常用来存放那些固定不变、不需要修改的程序。例如IBM PC中的BIOS（基本输入输出系统），Basic解释程序等。ROM必须在电源电压正常时才能工作，但断电之后，其中存放的信息并不丢失，一旦通电，它又能正常工作，提供信息。,1、掩膜ROM（MROM） 固定掩膜ROM的芯片在制做掩膜板的同时，将所存的信息编排在内；一旦掩膜做好，其存储的信息就固定了。2、可编程的只读存储器（PROM） PROM是一种可编程只读存储器，便于用户根据自己的需要来写入信息，内容一旦写入，就不能修改。,三、EPROM,这种存储器在特
8、殊条件下写入的信息可以长久保存，程序需要更改时，又可以采用特殊的方法将其全部擦除。如此可以多次反复使用。,ROM的存储单元数=2nn是地址线的位数,常用的EPROM程序存储器,常用的有Intel公司的27XXX系列 EPROM芯片：2716（2kX8）、2732A（4kX8）、2764（8kX8）、27128（16Kx8）27256（32kX8）和27512（64kX8）等。,（1）2716EPROM,A10A011位地址线，可寻址2k字节； D0D78位数据线；-片选信号编程控制信号；-输出允许信号；VPP 编程电源；VCC 电源（5V）；GND -地。,（2）2732 EPROM,A0A1
9、112位地址线,可寻址4k字节； D0D78位数据线；-片选信号；-输出允许信号；VPP 编程电源；VCC 电源（5V）；GND -地。,（3）2764 EPROM,A0A1213位地址线，可寻址8k字节； D0D78位数据线；-片选信号；-输出允许信号PGM-编程脉冲输入端；VPP编程电源；VCC电源（5V）；GND-地。,（4）27128 EPROM,（6）27512 EPROM,常用的EPPROM （1）EPPROM 2864,2864A管脚与SRAM6264A完全兼容。 AOA1213位地址线，可寻址8k字节； I/O0IO78位双向数据线；-片选信号；-输出允许信号；-写允许信号；N
10、C-空脚；VCC电源（5V）；GND-地。,第三节 Cache高速缓冲存储器（Cache Memory）技术,微型计算机中的高速缓冲存储器是一种介于CPU和主存储器之间的存储容量较小而存取速度却较高的一种存储器。Cache技术解决了高的CPU处理速度和较低的内存读取速度之间的矛盾。,Cache存储器是用静态RAM做的，不需要刷新，存取速度快。CPU存取指令和数据时，先访问Cache，如果欲存取的内容已在Cache中（称为命中），CPU直接从Cache中读取这个内容；否则就称为非命中，CPU再到主存（DRAM）中读取并同时将读取信息存入Cache。,现代微型计算机中的Cache存储器一般分成两部
11、分，它们的功能基本相同。其中的第一部分直接集成在CPU内部，称为一级Cache（或一级缓存）。一级Cache由于在芯片内部，离CPU近，数据位宽大，存取速度更快；但由于片内集成SRAM的成本高等原因所限，芯片内部的Cache存储器不可能做得很大。,为了扩充Cache存储器容量，就在片外又设计了二级Cache（二级缓存）。二级Cache容量较大，现行奔腾机的二级 Cache容量为 256KB或 512KB。,而一级Cache的容量为16KB，并且分为存放指令和数据的两个Cache，各占8KB。使用两个分离的指令Cache和数据Cache要比只使用一个（早期486CPU内部仅使用单一Cache）C
12、ache的效率更好，它可以克服CPU对Cache读取指令和数据时可能产生的冲突。,第五节存储器接口技术,存储器接口也和其它接口一样，主要完成三大总线的连接任务，即实现与地址总线、控制总线和数据总线的连接。,一、存储器接口中应考虑的几个问题 1.存储器与CPU之间的时序配合,在早期的计算机中，CPU和存储器是作为一个整体统一设计的，所以时序匹配问题已在设计时协调解决。但随着大规模集成电路的发展，现有的CPU和存储器一般都是分别设计和制造的，因而时序配合问题便成为接口设计中应考虑的问题之一。,为了使CPU能与不同速度的存储器相连接，一种常用的方法是使用“等待申请”信号。该方法是在CPU设计时设置一
13、条“等待申请”输入线。,若与CPU连接的存储器速度较慢，使CPU在规定的读写周期内不能完成读/写操作，则在CPU执行访问存储器指令时，由等待信号发生器向CPU发出“等待申请”信号，使CPU在正常的读/写周期之外再插入一个或几个等待周期，以便通过改变指令的时钟周期数使系统速度变慢；从而达到与慢速存储器匹配的目的。,例如，8086CPU中的READY（准备就绪）输入线就是为协调CPU与存储器或I/O端口之间的速度而设计的一条等待状态请求线。,8086的系统总线周期由4个时钟周期T1-T4（又称为T状态）组成。正常情况下CPU要求存储器读/写操作在4个T周期内完成，并规定在T1周期发送地址，T2周期
14、发送读/写命令，T3周期将数据送数据总线，T4周期结束读/写操作。,当存储器不能满足CPU速度要求时，则在T3周期开始前通过READY向CPU发出等待请求信号，CPU在T3周期前沿采样该信号，若有等待请求（READ为低），则在T3和T4之间插入一个或多个等待周期TW（又称为等待状态）。,2.CPU总线负载能力,通常考虑到地址线、控制线是单向的，故采用单向驱动器，如74LS244、Intel公司生产的8282等；而数据线是双向传送的，故采用双向驱动器，如74LS245、Intel公司生产的82868287等。,3.存储芯片的选用,（l）对芯片类型的选用 高速缓冲存储器是为了提高CPU访问存储器速
15、度而设置的，一般选用双极型RAM或者高速MOS静态RAM芯片构成。,主存储器要兼顾速度和容量两方面性能，存放的内容一般既有永久性的程序和数据，又有需要随时修改的程序和数据，故通常由ROM和RAM两类芯片构成。,（2）对芯片型号的选用 芯片类型确定之后，在进行具体芯片型号选择时，一般应考虑存取速度、存储容量、结构和价格等因素。,存储芯片的扩展,包括位扩展、字扩展和字位同时扩展等三种情况 1位扩展位扩展是指存储芯片的字(单元)数满足要求而位数不够，需对每个存储单元的位数进行扩展。,图5.12 用8K*1位芯片组成8K*8位的存储器,2字扩展,字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。,图5.13用16K*8位的芯片组成64K*8位的存储器,表5-12各芯片的地址范围分配表,3字和位同时扩展,在实际应用中，往往会遇到字数和位数都需要扩展的情况。,图5.14字位同时扩展连接图,二、存储器地址译码方法,1片选控制的译码方法常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。,（1）线选法,当存储器容量不大，所使用的存储芯片数量不多，而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片选信号，每一根地址线选通一块芯片，这种方法称为线选法。,
