《eda多媒体技术及应用讲义》由会员分享，可在线阅读，更多相关《eda多媒体技术及应用讲义（263页珍藏版）》请在金锄头文库上搜索。
1、,EDA多媒体教学课件,本课件相关参考书目,朱正伟 等编著，清华大学出版社, 徐光辉 等编著 ，电子工业出版社出版, 王金明 等编著 ，电子工业出版社出版, 潘 松 等编 编著 ，科学出版社出版,EDA课件主要内容,第1章 绪论,第2章 可编程逻辑器件,第3章 原理图输入设计方法,第4章 VHDL设计初步,第5章 VHDL设计进阶,第6章 有限状态机设计,第7章 数字电子系统设计实践,一、EDA、EDA技术及其应用与发展,EDA Electronic Design Automation,EDA /= Protel、PSPISE、EWB、？,规范化标准化设计效率高充分利用计算机，远离经验和硬件硬
2、件描述语言综合器仿真测试库适配器下载器,第1章 绪论,与传统电子设计技术和单片机技术相比，EDA技术及电路系统的优越性表现在：,1、自主知识产权,2、开发技术标准化、规范化、IP Core（Intellectual Property）的可利用性,3、自顶向下的设计方案，设计效率高和规模大,4、现代电子开发技术的发展方向，全方位仿真、充分利用现代计算机技术,7、CPLD的纯硬件加密的可靠性要好得多，,5、先进的编程下载技术-isp， 和硬件测试技术-JTAG,6、对于硬件经验要求不高，仅需集中精力于系统本身功能的实现,8、高速性能好,9、高可靠性,10、可设计成单片系统- SYSTEM ON A
3、 CHIP - SOC,下表表明用FPGA实现的8阶8位FIR滤波器的处理速度可 达104MSPS，而用DSP芯片实现的滤波器要达到相当速度， 则需要指令执行速度为832MIPS的DSP芯片。遗憾 的是目前还没有指令执行速度在100MIPS以上的DSP芯片， 除非有十多个DSP芯片一起工作,二、EDA实验的3个层次,1、逻辑行为的实现,2、控制与信号传输功能的实现,3、算法的实现,如：译码器、红绿交通灯控制、表决器、显示扫描器、电梯控制、乒乓球等电路的设计，时钟频率一般低于4MHz,如：各类信号发生器、A/D采样控制器、FIFO、RS232或PS/2通信、FPGA/CPLD与单片机综合控制等电
4、路的设计，时钟频率一般在25MHz左右,如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、数字锁相环、调制解调器、图象DSP等电路的设计，时钟频率一般在50MHz以上,硬件描述语言,HDL - Hardware Description Language,常用硬件描述语言：,1、ABEL-HDL,2、AHDL,3、VHDL,4、Verilog HDL,硬件描述语言与软件描述语言（C、ASM、PASCAL）间有许多不同之处.,IEEE标准,EDA工具软件,1、ALTERA： MAX+PLUSII、QUARTUS,2、LATTICE： isp EXPERT SYSTEM、 is
5、p Synario Starter ispDesignExpert,3、XILINX： FOUNDATION,4、FPGA Express、Synplify、Leonardo Spectrum .,EDA公司 ： CADENCE、EXEMPLAR、 MENTOR GRAPHICS、OrCAD、SYNOPSYS、 SYNPLICITY、VIEWLOGIC、.,三、常用EDA工具,2.综合器,3.仿真器,4.适配器,5.编程器,1.设计输入编辑器,四、EDA的工程设计流程,VHDL/原理图文本编辑器,VHDL综合器,FPGA/CPLD 适配器,FPGA/CPLD 编程下载器,FPGA/CPLD 器
6、件和电路系统,时序与功能 仿真器,VHDL 仿真器,ALTERA Cadence Exemplar Synopsys Synplicity Viewlogic .,五、MAX+PLUSII简述,MAX+PLUSII开发环境,WHAT A BIG AREA！,ALTERA EDA工具发展情况,PLD/EDA工具功能发展情况,Performance/Features,1985,1988,1991,FIRST GENERATION Design Methods Equations Schematics Operating Environment DOS ASCII Graphics,SECOND G
7、ENERATION Design Methods Schematics Equations AHDL Operating Environment DOS Direct Graphics,THIRD GENERATION Design Methods AHDL VHDL, Verilog HDL Operating Environment Windows UNIX Windows Graphics,什么是MAX+PLUS II?,一个全面集成的 CPLD 开发系统 提供与器件结构无关的开发环境 支持 所有的 Altera产品(所有器件使用一个库) 广泛满足设计需求 设计输入 综合 布局和布线 (
8、装入) 仿真 定时分析 器件编程 提供广泛的联机帮助 支持多种平台 ( PC机和工作站 ) 支持多种 EDA软件和标准,MAX+PLUS II 能做什么?,在一个独立的环境下运行,其他功能,与其他 EDA工具良好接口,工程设计的构成,- 编译器可以直接读取某些顶层设计 EDIF网表文件 VHDL网表文件 Xilinx网表文件 使用图形编辑器将OrCAD编辑的原理图保存为.gdf文件,顶层设计,EDIF格式、 VHDL文件、 OrCAD原理图和Xilinx文件 创建符号或者嵌入文件 在图形编辑器里嵌入符号或者在文本编辑器里嵌入文件 其他的知识产权文件 JEDEC文件、 ABEL文件和 PALAS
9、M文件 转换工具在 Altera公司的ftp服务器上,子设计 (下层模块),编译器的输入和输出文件,设计输入总结,MAX+PLUS II 的操作环境,应用系统投产,设计说明书,编译设计文件,综合、适配与优化,定时验证，时序仿真,器件编程,应用系统硬件测试,设计输入,MAX+PLUSII设计流程,设计输入,第三方 EDA 工具 EDIF文件 利用开发工具FPGA-Express，或SYNPLIFY等生成OrCAD编辑的原理图，Xilinx公司XNF格式的文件,多种设计输入方法,MAX+PLUS II 原理图设计输入 文本设计输入 使用 VHDL、AHDL等硬件描述语言,设计输入文件,建立一个新工
10、程,每个设计都都是一个工程，都必须有一个工程名 工程名必须与设计文件名一致（相符）,第2章 可编程逻辑器件,20世纪80年代以来出现了一系列生命力强、应用广泛、发展迅猛的新型集成电路，即可编程逻辑器件，（ PLD-Programmable Logic Devices）。它们是一种由用户根据自己要求来构造逻辑功能的数字集成电路，一般可利用计算机辅助设计，即用原理图状态机布尔方程硬件描述语言(HDL)等方法来表示设计思想，经一系列编译或转换程序，生成相应的目标文件，再由编程器或下载电缆将设计文件配置到目标文件中，这时可编程器件就可作为满足用户要求的专用集成电路使用了。PLD适宜于小批量生产的系统，
11、或在系统开发研制过程中采用。因此在计算机硬件、自动化控制、智能化仪表、数字电路系统等领域中得到了广泛的应用。它的应用和发展不仅简化了电路设计，降低了成本，提高了系统的可靠性和保密性，而且给数字设计方法带来了重大变化。,一、可 编 程 逻 辑 器 件 概 述,可编程逻辑器件 (PLD) 是用来实现定制逻辑功能的、用户可自由配置的数字集成电路 (ICs) 。,可编程逻辑器件可以利用其内部逻辑结构实现任何的布尔表达式或者寄存器功能。,相反， 象TTL 器件等现有的逻辑集成电路（ Ics）只能提供特定的逻辑功能，不能通过修改来满足具体电路的设计要求 。,现在，PLD制造商已经能够供应集成度和性能比分离
12、元件高，而单位功能成本低于分离元件的可编程器件。,可编程逻辑器件 已经成为比分离元件以及类似专用集成电路（ ASICs ）的全定制或者半定制器件更受欢迎的 产品。,1、基于乘积项的结构模块,2、基于查找表的结构模块,二、构成可编程逻辑的 两种主要方法：,三、基于乘积项的结构模块,可编程的“与”阵列，固定的“或”阵列 用于逻辑综合及取“反”的“异或“门 容量受乘积项数量的限制 输入引线多,结构原理与特点：,小规模可编程逻辑器件,早期的PLD:1、PAL:Programmable Array Logic右图逻辑：O2 = !I2&!I1&I0 # I2&I0 # I1&!I0O1 = I2&!I1
13、&!I0 # I1&!I0O0 = !I1&!I0 # I2&!I1&!I0,PAL结构 逻辑功能可 变化的硬件 结构。,2、GAL： General Array Logic Device 最多有8个或项，每个或项最多有32个与项 3、EPLD Erasable Programmable Logic Device,PAL是由一个可编程的“与”平面 和一个固定的“或”平面构成的, 或门的输出可以通过触发器有选 择地被设置为寄存状态,乘积项逻辑,逻辑宏单元,输入/输出口,输入口,GAL结构,时钟信 号输入,三态 控制,可编程 与阵列,固定或 阵列,一个N输入查找表 (LUT，Look Up Tab
14、le)可以实现N个输入变量的任何逻辑功能，如 N输入“与”、 N输入“异或”等。 输入多于N个的函数、方程必须分开用几个查找表（ LUT）实现,什么是查找表?,四、基于查找表的结构模块,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,输入 A 输入 B 输入C 输入D,查找表 输出,16x1 RAM,查找表原理,多路选择器,五、FPGA和CPLD,FPGA - Field Programmable Gate ArrayCPLD - Complex Programmable Logic Device,大规模可编程逻辑器件使 电子设计进入了一个崭新的时代,ALTERA MAX 7000S 系列的特点,MAX 7000S 支持系统级集成 用于产品制造的系统内可编程特性（ISP） 用于产品测试的边缘扫描测试标准（JTAG） 相同器件系列的引脚纵向兼容 引脚和结构与最初的MAX 7000系列兼容 所有MAX 7000S 器件的增强功能 6 个输出使能 2 个全局时钟 可选的集电极开路输出 转换速度控制,MAX7000S 系列的内部互连结构,Logic Array Block,可编程连线阵列,MAX7000S 系列的宏单元结构,PRN,CLRN,ENA,逻辑阵列,全局 清零,共享 逻辑 扩展项,清零,时钟,清零选择,寄存器旁路,并行 扩展项,
