《数字逻辑第5章——异步时序逻辑电路》由会员分享，可在线阅读，更多相关《数字逻辑第5章——异步时序逻辑电路（44页珍藏版）》请在金锄头文库上搜索。
1、第五章 异步时序逻辑电路,5.1 异步时序逻辑电路模型5.2 脉冲异步时序逻辑电路分析和设计5.3 电平异步时序逻辑电路分析和设计5.4 电平异步时序逻辑电路的竞争与冒险5.5 电平异步时序逻辑电路设计举例 重点：脉冲异步时序逻辑电路、电平异步时序逻辑电路分析和设计 难点：脉冲异步时序逻辑电路中的脉冲问题、电平异步时序逻辑电路的流程表以及竞争与冒险,第五章 异步时序逻辑电路,时序逻辑电路,同步时序逻辑电路,异步时序逻辑电路,脉冲异步时序逻辑电路,电平异步时序逻辑电路,5.1 异步时序逻辑电路模型,组合逻辑电路,记忆电路,X1,Xn,Zm,Z1,内部输出,内部输入,yr y1,Y1 Yr,组合逻
2、辑电路,延迟电路,X1,Xn,Zm,Z1,内部输出,内部输入,yr y1,Y1 Yr,脉冲异步时序逻辑电路,电平异步时序逻辑电路,脉冲异步时序电路中没有统一的时钟脉冲，因此，一旦出现输入脉冲，电路就会立即响应，使电路状态发生变化。新建立的状态将一直保持到下一个输入脉冲的到来。由于脉冲异步时序电路状态的改变直接依赖于输入脉冲，因此，要使电路可靠地工作和电路状态的转换可以预测，必须对电路的输入脉冲信号作以下两点限制： （1）在两个或两个以上的输入线上不允许同时出现脉 冲信号； （2）第二个输入脉冲的到达，必须在第一个脉冲所引起的整个电路响应结束之后。 脉冲异步时序电路的分析和设计与同步时序电路相似
3、。,5.2 脉冲异步时序逻辑电路分析和设计,5.2.1 脉冲异步时序逻辑电路分析,脉冲异步时序电路的分析方法与同步时序电路的分析方法相似，只是应该特别注意电路中各触发器输入端（包括时钟控制端）脉冲到达的条件。 分析步骤如下：步 （1） 写出电路的输出函数和激励函数表达式 （2）写出电路的次态方程组或列出状态转移真值表 （3）作状态表和状态图 （4）画出时间图和用文字描述电路的逻辑功能,例1 分析下图所示的 脉冲异步时序电路,K2,J2,CP2,K1,J1,CP1,K3,J3,CP3,&,Z,X,解：设J-K触发器为下降沿触发,写出输出函数和激励函数表达式,Z= X Q3 Q2 Q1 J1=K1
4、=1, CP1 =X J2=K2=1, CP2 = Q1 J3=K3=1, CP3 = Q2,2. 写出电路的次态方程组：Q(n+1)=(JQ + KQ) CP(1 0)Q1(n+1)= Q1X (1 0) Q2(n+1)= Q2 Q1 (1 0) Q3(n+1)= Q3 Q2 (1 0),3. 作状态表和状态图,X/Z X=1 表示一个脉冲,000,1/1,111,1/0,110,1/0,101,1/0,001,1/0,010,1/0,011,1/0,100,1/0,Z= X Q3 Q2 Q1 CP1 =X CP2 = Q1 CP3 = Q2,画出时间图和说明电路功能,1,2,3,4,5,6
5、,7,8,X,Q1,Z,Q2,Q3,说明电路功能：该电路是一个八进制减法计数器，其输入脉冲为计数脉冲，输出脉冲为借位信号。,例2. 分析下图所示的脉冲异步时序电路,R,S,&,&,Z,&,y,y,写出输出函数和激励函数表达式：,Z=x1y S=x1y R=x2y,2. 作状态转移真值表：,3. 作状态表和状态图：,X2,X1,0,1,X1/0,X1/1,X2/0,X2/0,4. 画时间图和说明电路功能。,x1,x2,y,z,该电路是一个X1脉冲检测器。即当连续输入两个或多个X1脉冲 时，输出一个或多个脉冲，其它情况，输出均为0。,0,1,X1/0,X1/1,X2/0,X2/0,5.2.2 脉冲
6、异步时序逻辑电路的设计,脉冲异步时序电路的设计方法与同步时序电路的设计方法相似，但由于脉冲异步时序电路中没有统一的时钟脉冲控制各触发器同时翻转，因此，在设计时应将触发器的时钟控制端（如果触发器有时钟控制端）作为激励端来考虑。另外还需注意脉冲异步时序电路对输入脉冲的两个限制条件。,例1 设计一个脉冲异步时序逻辑电路，该电路有三个输入 端X1、X2和X3 ，一个输出端Z。当且仅当电路接收的 输入脉冲序列为X1- X2-X3时，输出由0变为1，仅当又 出现一个X2脉冲时，输出Z才由1变为0。,解：由于输出是一电平信号，因此，该电路采用Moore型比较合适。 1、建立原始状态图和状态表,A/0,X2,
7、 X3,B/0,C/0,D/1,X1,X2,X3,X1,X2,X1,X2,X1, X3,X3,2、状态简化用观察法可以看出，该状态表已是最简状态表。,3、状态分配N=4,n=2,设用y2和y1表示状态对于脉冲异步时序逻辑电路，3个输入脉冲只能分别出现，因此，输入不可能出现相邻代码，故状态分配的第二个基本原则不适用，只能根据第一、三、四分配原则进行状态分配表。,原则一：ABC,ACD,AB,CD 原则三： ABC 原则四：状态A分配逻辑0,y2 0 1,y10 1,4、确定激励函数和输出函数表达式（设用D触发器实现）,0 , d,1,0 , d,0 , d,1,1,0 , d,1,0 , d,0
8、 , d,0 , d,0 , d,X1X2X3,Y2Y1,100 010 001,00 01 11 10,d , 1,0,d , 1,d , 1,0,0,d , 0,1,d , 0,d , 0,d , 0,d ,0,X1X2X3,Y2Y1,100 010 001,00 01 11 10,0 , d,0 , d,0 , d,1,1,0 , d,1,0 , d,0 , d,0 , d,0 , d,1,X1X2X3,Y2Y1,100 010 001,00 01 11 10,d , 0,d , 0,d , 0,0,0,d , 1,0,d , 1,d , 1,d , 0,d , 0,1,X1X2X3,Y
9、2Y1,100 010 001,00 01 11 10,CP2,CP1,D2,D1,CP2=X1Y1+X2 D2 =X2Y2Y1,CP1=X1Y2+ X2Y2+ X3 D1=X1,5、画逻辑电路图（略）,电平异步时序电路与一般组合逻辑电路比较多了激励函数，状态的改变直接依赖于输入信号，因此，要使电路可靠地工作和电路状态的转换可以预测，必须对电路的输入信号作以下两点限制： （1）不允许两个或两个以上的输入电平同时发生变化； （2）输入电平的第一次跳变引起整个电路响应结束之后，才允许输入电平作第二次跳变。,5.3 电平异步时序逻辑电路分析和设计,组合逻辑电路,延迟电路,X1,Xn,Zm,Z1,内部
10、输出,内部输入,yr y1,Y1 Yr,激励状态,二次状态,例 ：,1,x2,x1,y,Y,t,Z,流程表：描述电路的输入、输出及状态转换之间的关系,流程表(加圆圈表示稳定状态),5.3.1 电平异步时序逻辑电路的分析,分析步骤：共有步 第一步：根据给定的逻辑电路图写出输出状态和激励状态表达式。 第二步：作出状态流程表。 第三步：作出时间图。 第四步：说明电路的逻辑功能。,例 ：分析下面所示的电平异步时序逻辑电路图,1,x2,x1,Z,&,&,&,1,&,&,&,1,Y2,Y1,y1,y2,Y2=x1x2y2+x1x2y1 Y1=x2+x1y1 Z=y2y1,流程表(加圆圈表示稳定状态),解：
11、 1、写出激励状态和输出状态表达式。,Y2=x1x2y2+x1x2y1 Y1=x2+x1y1 Z=y2y1,2、作写流程表。,3、作时间图。设输入状态x2x1的变化序列为0001111000101101，初始总态为(x2x1,y2y1 )=(00,00)。从流程表推演出总态响应序列为：,时刻： t0 t1 t2 t3 t4 t5 t6 t7 输入x2x1： 00 01 11 10 00 10 11 01 总态(x2x1,y2y1 )：(00,00) (01,00) (11,10) (10,11) (00,01) (10,00) (11,01) (01,01)(01,10) (11,11) (1
12、0,01) (00,00) (10,01) 输出Z: 0 0 1 0 0 0 0 0,只能作相邻变化,3、作时间图（续）,t0,t1,t2,t3,t4,t5,t6,t7,x2,x1,y2,y1,z,4、说明电路：当电路接收到输入序列000111时，输出为高电平，其它情况输出低电平。即为“000111”序列检测器。,时刻： t0 t1 t2 t3 t4 t5 t6 t7 输入x2x1： 00 01 11 10 00 10 11 01 总态(x2x1,y2y1 )：(00,00) (01,00) (11,10) (10,11) (00,01) (10,00) (11,01) (01,01)(01,10) (11,11) (10,01) (00,00) (10,01) 输出Z: 0 0 1 0 0 0 0 0,5.3.2 电平异步时序逻辑电路的设计,设计步骤：分五步 第一步：根据问题的逻辑要求，建立原始流程表。 第二步：将原始流程表简化，得到最简流程表。 第三步：对最简流程表进行状态分配及不稳定状态的输出指定。 第四步：写出激励状态和输出状态表达式。 第五步：画出逻辑电路图。,
