《《计算机组成原理》第3版ppt电子课件教案第五章中央处理器》由会员分享，可在线阅读，更多相关《《计算机组成原理》第3版ppt电子课件教案第五章中央处理器（58页珍藏版）》请在金锄头文库上搜索。
1、第五章 中央处理器,CPU（Central Processing Unit) 中央处理器：计算机的核心部件。,1）CPU,运算器 第二章已讲控制器,1.CPU的功能 1）指令控制 2）操作控制 3）时间控制 4）数据加工 总的功能：协调计算机各个部件工作，它是计算机司令部。类似于人大脑。,按(PC)取指令IR,（PC）+1 PC,指令1,指令n,各种微操作,决定下一条指令地址,PC/转移地址PC,5.1 CPU的功能和组成（P153） 一旦把解题的程序装入内存，就由计算机自动完成取出指令和执行指令的任务，专门用来完成此工作的计算机部件就是CPU。,2. CPU的基本组成 传统包括：运算器，控制
2、器 现代CPU基本组成包括：运算器，Cache、控制器。 2.从教学目的出发，给出P154 图5.1 CPU模型。 (一)控制器(根据图5.1 CPU模型) (1)控制器的硬件的功能部件组成: (简单说明各功能) 1)程序计数器(PC) 2)指令寄存器(IR): 3)指令译码器(ID): 4)时序产生器 5)操作控制器,(2)控制器的主要功能：P154 1)从内存中取出一条指令,并指出下一条指令在内存的地址 2)对指令进行译码测试，并产生相应的操作控制信号，以便启动规定的动作。(例如：内存一次读写操作；ALU的一次算术/逻辑运算；一次输入/输出操作等) 3)指挥并控制CPU、内存和输入/输出设
3、备之间的数据流动方向。 (二)运算器(根据图5.1 CPU模型) (1)运算器的硬件功能部件组成： ALU、累加寄存器、数据缓冲寄存器、状态条件寄存器 总线等。,(2)运算器的两个主要功能： 1)执行所有的算术运算。 2)执行所有的逻辑运算，并进行逻辑测试。(例如：0测试或两个值的比较) (三)CPU模型机中的主要基本寄存器:P154 图5.1 动画演习五上(1)。 指令寄存器(IR)、程序计数器(PC)、地址寄存器(AR)、缓冲寄存器(DR)、累加寄存器(AC)、状态寄存器(PSW)。 各类主要基本寄存器功能与结构 1)缓冲寄存器(DR)：暂时存放从内存读出的一条指令或一个数据；反之，向内存
4、要写入一条指令或一个数据也要暂时存放其中。,缓冲寄存器的作用： a)作为CPU和内存、外部设备之间信息传送的中转站。 b)补偿CPU和内存、外部设备之间在速度上的差别。 c)在单累加器的结构的运算器中，可兼作操作数寄存器。 2)指令寄存器(IR)：存放当前正在执行的指令。指令在执行过程中,一直保持不变。 执行指令时，先把它从内存取到缓冲寄存器，然后再把它送入指令寄存器。 指令: 一般指令有两部分组成:,OP:操作码,决定本次指令执行类型,若OP=n,则共有2n种不同类型的指令。 D:操作数地址(一般指出操作数在主存中的地址,若操作数在通用寄存器中,则给出通用寄存器号),还有很多寻址方式(直接寻
5、址,间接寻址,变址寻址,立即数寻址)。 指令寄存器中的操作码经过指令译码器输出，向操作控制器发出具体操作的特定信号。 3)程序计数器(PC):存放下一条要执行指令的主存地址。 当程序顺序执行指令时,下一条指令地址为：(PC)+1PC 当执行转移指令(无条件转移指令,条件转移指令(条件转移成功)，下一条指令地址为：转移地址PC。,4)地址寄存器(AR):保存当前CPU所访问的内存单元的地址。(包括：取指令的地址，读/写操作数的地址) 5)累加寄存器(AC):它是一个通用寄存器。 功能：为ALU执行算术/逻辑运算时，提供一个工作区。作为参加运算时的一个操作数，而且可作为存放操作结果的地方。 一般计
6、算机是多累加器，由多个通用寄存器组成。 6)状态条件寄存器(PSW) 功能：保存算术/逻辑类型指令运行或测试的结果建立的各种条件码的内容(例如：NVCZ)。 此外，还可保存中断和系统工作状态等信息。,(四)操作控制器与时序发生器 (1)数据通路：计算机CPU内多个寄存器之间传送信息的通路。 建立一条数据通路必须指明： 信息从什么地方开始，中间经过哪些寄存器或多路开关，最后送到哪个目的寄存器，都要加以控制(由微操作控制，该微操作为低电平，没有此微操作；反之，要高电平)。 (2)操作控制器的功能：根据指令的操作码和时序信号，产生各种操作控制信号，以便形成正确的数据通路，完成取指令和执行指令的功能。
7、 (3)操作控制器设计方法: 1)硬布线控制器时序逻辑型, 采用各种门电路的时序逻辑技术实现。,2)微程序控制器存贮逻辑型, 采用存放在控制存贮器(CS)的微程序存贮逻辑技术实现。 3)前两种方法的结合。 下面着重讲微程序控制器的方法。 (4)时序产生器： 功能：对各种操作信号实施时间上的控制(周期、节拍和打入脉冲等)。 每个微操作执行都有时间先后，不是同时执行的。 此外，还要有中断系统等，在后面章节中讨论。,5.2 指令周期(本章的重点) 1.指令周期：从内存中取出一条指令并执行这条指令需要的时间。 指令不同，指令周期是不相同。 若所有指令字长度相同，则取指令的时间是一样。但执行指令的时间可
8、能都不一样。 2.CPU周期：机器周期。(CPU内部执行速度快，CPU访问存贮器存取速度慢)以内存中读取一个字最短时间为一个CPU周期。 3.时钟周期：节拍脉冲或T周期，处理某个微操作需要时间的基本单位。 一个CPU周期包含有若干个时钟周期； 一个指令周期包含有若干个CPU周期。至少2个CPU周期。,P157 图5.2 取指令执行指令序列。动画演习五上(2)。 P157 图5.3 采用定长CPU周期的指令周期示意图。 一个CPU周期包含有4个节拍(时钟周期T)。一个指令周期包括2个CPU周期。 P158 表5.1 五条典型指令组成的一个程序(反复加6)。CLA 0AC 非访内指令。ADD 30
9、 (AC)+(30)AC 直接访内指令STA 40 (AC) 40 直接访内指令NOP 空操作指令JMP 21 无条件转移指令 程序控制指令 下面分析五条指令的指令周期中的CPU周期及执行操作。,(1) CLA指令的指令周期-非访内指令 1)P158 图5.4 非访内指令的指令周期 动画演习五上(3)。 根据图5.4非访内指令的指令周期，包含两个CPU周期： 第一个CPU周期：取指令阶段。公操作阶段。 完成三件事： a)从内存取出指令。 b)程序计数器加1,为取下一条指令做好准备。 c)对指令操作码进行译码或测试，以便确定进行什么操作。 第二个CPU周期：执行指令阶段。需要一个CPU周期。 根
10、据对指令操作码进行译码或测试，进行指令所要求的操 作。 CLA指令：0ALU，ALUAC,取指令 PC+1,对指令 译码,执行指令,取下一条指令 PC+1,取指令阶段,执行指令阶段,一个CPU周期,一个CPU周期,P158 图5.4 CLA指令的指令周期,取指令阶段CPU执行的动作(微操作)如下:P159 图 5.5 (1)(PC) AR (20Q) (2) (PC)+1 PC ( 21Q) (3)(AR) 地址总线, RD(读命令) (4)20Q单元内容读出(指令CLA)，经过数据总线DR。 (5)(DR) IR (6)IR中的OP被译码或测试； (7)CPU识别出是指令CLA。 执行指令阶
11、段CPU执行的动作(微操作)如下：P160 图 5.6 (1)0ALU; (2)ALUAC;,(2) ADD指令的指令周期-直接访内指令 1)P160 图5.7直接访内指令的指令周期 动画演习五上(4)。 根据图5.7直接访内指令的指令周期，包含三个CPU周期： 取指令阶段: 第一个CPU周期：同前公操作阶段。 执行指令阶段: ADD指令执行阶段需要2个CPU周期。 第二个CPU周期：送操作数地址。 IR(D=30)AR。 第三个CPU周期：两操作数相加。 读主存30号单元DR, (AC)+(DR)AC。,(3) STA指令的指令周期-直接访内指令 1)P162 图5.10 直接访内指令STA
12、的指令周期 。动画演习五上(7)。 根据图5.10 直接访内指令STA指令周期，包含三个CPU周期： 取指令阶段: 第一个CPU周期：同前公操作阶段。 执行指令阶段: STA指令执行阶段需要2个CPU周期。 第二个CPU周期：送操作数地址。 IR(D=40)AR。 第三个CPU周期：存贮和数。(AC)DR, 启动内存写操作(把AC累加器的和数写入内存40号单元)。,(4) NOP指令和JMP指令的指令周期 NOP指令-取指令阶段: 第一个CPU周期：同前公操作阶段。 执行指令阶段:一个CPU周期。 第二个CPU周期：操作控制器不发出任何控制信号。 JMP指令-P164 图5.12 JMP指令周
13、期。 动画演习五上(8)。 根据图5.12 转移指令JMP指令周期，包含二个CPU周期： 取指令阶段: 第一个CPU周期：同前公操作阶段。 执行指令阶段: 1个CPU周期。 第二个CPU周期：送下条指令地址。 IR(D=21)PC。 五条指令取指令和执行指令动态过程(自己看能演习最好演习一下，计算机直规操作):动画演习五上(5)。,(5)用方框图语言表示指令周期 P166 图5.14 5条指令执行序列动画演习五上(6)。简单说明。 几点说明：a)一个方框图代表一个CPU周期。b)方框图的内容，表示数据通路的操作或某种控制操作。c)除了方框图以外还有菱形符号，表示某种判别或测试，不过时间上它依赖
14、于紧接它前面一个方框图的CPU周期，而不单独占用一个CPU周期。 对5条指令执行的CPU周期作简单说明。 P166 例1 图5.15(另一个计算机数据通路，自己看)。,5.3 时序产生器和控制方式P167 (一)关于时序产(发)生器时序产生器的功能：产生时序信号，用来产生计算机执行过程中需要的各种微操作控制信号。 控制信号都是时间因素(时序信号)和空间因素(部件位置)的函数。 硬布线控制器中,时序信号采用：主状态周期节拍电位节拍脉冲三级时序系统。 微程序控制器中，时序信号采用：节拍电位节拍脉冲二级时序系统。 时序信号产生器硬件(微程序控制器中使用)组成： P169 图5.17 微程序控制器中：
15、 时序信号产生器框图 时钟脉冲源(石英晶体振荡器)；环型脉冲发生器；节拍脉冲和读/写时序的译码逻辑;启仃控制逻辑。,(二)控制方式：控制不同操作序列时序信号的方法。 同步控制方式；异步控制方式；联合控制方式三种方式。 1.同步控制方式：在任何情况下，指令执行时所需的机器周期数和时钟周期数都是固定不变的。 根据不同情况，还可采用如下的方案： (1)采用完全统一的机器周期执行各种不同的指令。优点：控制时序简单。缺点：简单指令时间浪费。 (2)采用不定长机器周期。对大多数指令操作安排在某个较短机器周期完成；对某些时间紧张的指令操作，采取延长机器周期的方法解决。 (3)采用中央控制和局部控制相结合。对
16、大部分指令安排在固定的机器周期完成，称为中央控制；对少数复杂指令(乘、除、浮点运算)采用另外的时序进行定时，称为局部控制。,2.异步控制方式：每个操作用多少时间，就用多少时间，每条指令采用多少不等的机器周期组成。一般采用应答方式。当控制器发出某个微操作控制信号后，等待执行部件完成操作后发回回答信号，再开始新的微操作。 每个微操作没有固定的CPU周期数和时钟节拍数。 3联合控制方式：同步控制方式和异步控制方式结合。 一种情况： 大部分指令安排固定的机器周期同步控制方式；有些操作时间难以确定，例如,存贮器读写，则采用异步控制方式。 另一种情况： 采用机器周期的节拍脉冲数固定，但各条指令周期的机器周期数不固定。,
