《电子系统设计应具备的条件》由会员分享，可在线阅读，更多相关《电子系统设计应具备的条件（21页珍藏版）》请在金锄头文库上搜索。
1、电子系统设计应具备的条件,具备足够的基础知识储备 掌握基本的电子系统设计方法和步骤 必不可少的软件工具的掌握 (1) Protel软件 (2) Multisim软件(EWB软件) 具备搜集资料的网络或其他条件 必备的电路调试工具,电子系统设计步骤,明确系统的设计任务要求 方案选择 单元电路的设计、参数计算和器件选择 EDA工具进行电路图绘制、仿真及PCB设计 电子电路的加工及调试 编写设计文档与总结报告,即以本次课程设计以例： 直流稳压电源有多种设计方法，比如电源，其来源就有市电和蓄电池之分。而根据稳压电路的不同又可分为并联型直流稳压电路和串联型直流稳压电路以及开关型稳压电路。究竟选取哪种，应
2、根据任务要求和实际需要而定。 数字电路部分的设计方案也有多种，按其功能框图，每个功能模块都可根据选取的芯片不同而有好几种不同的设计电路。 注：指导书中罗列了多种不同设计方法的单元电 路，而附录1只确定了其中的一种方案。,本课题完整的模拟电路设计方案,明确任务要求的技术指标,Uo=+5V 最大负载电流ILM=500mA 稳压系数Sr0.05 分析：输出电压为+5V，并未要求一定是可调的，因 此设计时也可采用固定电压输出的集成稳压块。最大 负载电流为0.5A，则要求集成稳压块的最大输出电流 Iomax应大于0.5A,这需要查看LM317的资料决定是否 能采用，任务对稳压系数的要求也是决定LM317
3、能否采 用以及滤波电容如何选取的依据。请参看指导书4.4节。,掌握LM317详细的技术资料,本课题完整的数字电路设计方案,本方案的特点,1. 所有数字逻辑电路均采用CMOS门。初次做设计的同学尽量不要将TTL门电路和CMOS门电路混合使用。可参阅附录4的内容。 2. 本方案采用了集成度较高的计数、锁存、译码多功能的芯片CD40110，使电路得到一定程度的简化。采用新器件是当前设计的潮流，但也要注意新器件可能具有难以购买或软件无法仿真的缺点。,各单元电路的分析,1、555定时器构成的多谐振荡器电路,OUT输出端接至秒个位计数器CD40110的CPu端(即加法计数时钟端）,如何正确应用555电路？
4、,1. 有一个原则：不管是采用什么集成电路，都需要详细阅读这块集成电路的技术资料。NE555技术资料表明：电源电压为5V时，外接电阻之和应大于或等于1k，小于或等于3.3M。 2. 由于555定时器构成的多谐振荡器电路输出的秒脉冲其精度会受电阻R1、R2和电容C 的影响，因此其秒脉冲的精度很难保证，若对时钟精度要求高的话，应选用石英晶体振荡器电路。,2、60进制秒计数译码显示电路,秒计数电路应用要点,1. 应用此电路前必须熟练掌握约翰逊计数器CD40110和分频器CD4017的器件特性，可以认真阅读其PDF技术文档资料。 2. CD4017在本电路中主要产生秒十位的进位脉冲，当秒十位为“6”时
5、，通过其Q6端输出高电平脉冲，从而使秒十位计数器和秒个位计数器复位归零，同时触发分个位计数。,3、60进制分钟计数译码显示电路,分钟计数电路应用要点,由于都是60进制计数器，故电路结构及形式与秒计数电路基本一样，区别在于计数输入时钟分别为秒进位和分钟进位，当分钟十位计数器计数到6时，CD4017的“Q6”端输出高电平脉冲，使分十位计数器和分个位计数器复位归零，同时触发小时个位计数器开始计数。,4、24进制小时计数译码显示电路,小时计数电路应用要点,由于是24进制计数电路，其电路结构和60进制计数电路是有区别的，因为时十位计数器和时个位计数器分别计数到“2”和“4”时应产生复位归零动作，故需用两
6、个CD4017来共同产生高电平脉冲，经CD4081相与后分别送到时十位、时个位和两个CD4017的复位端，实现数据归零。,5、时、分校时电路,校时电路应用要点,校时电路的原理见指导书5.7节有详细介绍，应用时请注意对于计数器必须确定计数时钟是上升沿翻转计数还是下降沿翻转计数，比如指导书中提到的由74LS90构成的计数器其时钟是下降沿有效，而在本方案中采用的CD4017和CD40110构成的计数电路其时钟则是上升沿有效。,关于扩展电路设计,在指导书上给出了一个扩展电路的参考电路图，见附录2。但此电路仅适用由74LS90构成的数字时钟的方案，如何在本参考方案中加入“整点报时的扩展功能电路”，有待同学们去思考和发掘。,
