《整理版集成电路题目》由会员分享,可在线阅读,更多相关《整理版集成电路题目(6页珍藏版)》请在金锄头文库上搜索。
1、一、填空1、 CMOS 逻辑电路中NMOS 管是增强型,PMOS 管是增强型; NMOS 管的体端接地,PMOS 管的体端接VDD 。2、 CMOS 逻辑电路的功耗由3 部分组成,分别是动态功耗、开关过程中的短路功耗和静态功耗;增大器件的阈值电压有利于减小短路功耗和静态功耗。3、饱和负载NMOS 反相器的3 个主要缺点是:输出高电平有阈值损失、输出低电平不是0,与比例因子Kr 相关、输出低电平时有静态功耗。4、 三态输出电路的3 种输出状态是:( 高电平) , ( 低电平)和(高阻态) 。2、CMOS 工艺可分为p 阱、 n 阱 、 双阱三种。在CMOS 工艺中, N 阱里形成的晶体管是PMO
2、S 3、通常情况下,在IC 中各晶体管之间是由场氧来隔离的;该区域的形成用到的制造工艺是氧化工艺。4、集成电路制造过程中,把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻,包括晶圆涂光刻胶、 曝光、 显影、烘干四个步骤;其中曝光方式包括 接触式、非接触式两种。5、阈值电压VT 是指将栅极下面的si 表面从 P 型 Si 变成 N 型 Si 所必要的电压,根据阈值电压的不同,常把MOS区间分成耗尽型、 增强型两种。降低VT 的措施包括:降低杂质浓度、 增大 Cox 两种。1写出传输门电路主要的三种类型和他们的缺点:(1)NMOS 传输门,缺点:不能正确传输高电平;(2)PMOS 传输门,缺点:
3、不能正确传输低电平;(3)CMOS 传输门,缺点:电路规模较大。2、对于一般的动态逻辑电路,逻辑部分由输出低电平的NMOS 网组成,输出信号与电源之间插入了栅控制极为时钟信号的PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的NMOS 二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大?答: 1)电子迁移率较大,是空穴迁移率的两倍,即N=2P。2)根据逻辑阈值与晶体管尺寸的关系VMWP/WN,在 VM较大的取值范围中,WPWN。2. 什么是器件的亚阈值特性,对器件有什么影响?答:器件的亚阈值特性是指在分析MOSFET 时,当 Vgs0,源与衬底的PN 结反偏,耗尽层电荷增加,要维
4、持原来的导电水平,必须使阈值电压(绝对值)提高,即产生衬偏效应。影响:使得PMOS 阈值电压向负方向变大,在同样的栅源电压和漏源电压下其漏源电流减小5. 什么是沟道长度调制效应,对器件有什么影响?答: MOS 晶体管存在速度饱和效应。器件工作时,当漏源电压增大时,实际的反型层沟道长度逐渐减小,即沟道长度是漏源电压的函数,这一效应称为“沟道长度调制效应”。影响:当漏源电压增加时,速度饱和点在从漏端向源端移动,使得漏源电流随漏源电压增加而增加,即饱和区D 和 S 之间电流源非理想。6. 为什么 MOS 晶体管会存在饱和区和非饱和区之分(不考虑沟道调制效应)?答:晶体管开通后,其漏源电流随着漏源电压
5、而变化。当漏源电压很小时,随着漏源电压的值的增大,沟道内电场强度增加,电流随之增大,呈现非饱和特性;而当漏源电压超过一定值时,由于载流子速度饱和(短沟道)或者沟道夹断(长沟道) ,其漏源电流基本不随漏源电压发生变化,产生饱和特性。7、CMOS 逻辑电路的功耗来源,及各自成因? 答: (1)动态功耗:负载电容充、放点所消耗的功耗。(2)开关过程中的短路功耗:输入信号上升或下降过程中,直流导通电流引起的功耗。(3)静态功耗:由泄漏电流导致的功耗。8、什么叫上拉,下拉开关?答:在 CMOS 反相器中, NMOS 管导通的作用是把输出拉到低电平,因此叫下拉开关。PMOS 管导通的作用是把输出拉到高电平
6、,因此叫上拉开关。把单个NMOS 管和 PMOS 管换成一定串、并联关系。NMOS 逻辑块叫下拉开关网络。PMOS 逻辑块叫上拉开关网络。9.什么是 CMOS 电路?简述CMOS 反相器的工作原理及特点。答: CMOS 电路是指由NMOS 和 PMOS 所组成的互补型电路。对于 CMOS 反相器, Vin=0 时,NMOS 截止, PMOS 导通, Vout=VOH=VDD;Vin= VDD时, NMOS 导通,PMOS截止, Vout=VOL=0。高低输出电平理想,与两管无关。从对 CMOS 反相器工作原理的分析可以看出,在输入为0 或 VDD时, NMOS 和 PMOS 总是一个导通,一个
7、截止,没有从 VDD到 VSS的直流通路,也没有电流流入栅极,因而其静态电流和功耗几乎为0。这也是 CMOS 电路最大的特点。10以 CMOS 反相器为例,说明什么是静态功耗和动态功耗。 答:对于CMOS 反相器,静态功耗是指当输入为0 或 VDD时, NMOS 和 PMOS 总是一个导通、一个截止,没有从VDD到 VSS的直流通路,也没有电流流入栅极,功耗几乎为0。动态功耗包括短路电流功耗和瞬态功耗。短路电流功耗是指输入由0 跳变到 1 或由 1 跳变到 0 的瞬变过程中,NMOS 和 PMOS 都导通,存在从VDD到 VSS的电流通路。瞬态功耗是指电路开关动作时,对输出端负载电容进行充放电
8、引起的功耗。11、在图中标注出上升时间tr、下降时间tf、导通延迟时间、截止延迟时间,给出延迟时间tpd的定义。若希望tr=tf,求 WN/WP。图中,导通延迟时间为tPHL,截止延迟时间为tPLH延迟时间tpd=(tPHL+tPLH)/2 上升时间 tr=2CL/KNVDD KN=NCOX(W/L)N 下降时间tf =2CL/KPVDD KP=PCOX(W/L)P 若希望 tr=tf,则要求WP=2WN12简述 CMOS 静态逻辑门功耗的构成。 答: CMOS 静态逻辑门的功耗包括静态功耗和动态功耗。静态功耗几乎为0。但对于深亚微米器件,存在泄漏电流引起的功耗,此泄漏电流包括栅极漏电流、亚阈
9、值漏电流及漏极扩散结漏电流。动态功耗包括短路电流功耗,即切换电源时地线间的短路电流功耗和瞬态功耗,即电容充放电引起的功耗两部分。13. 降低电路的功耗有哪些方法?答:电路的功耗主要由动态功耗决定,而动态功耗取决于负载电容、电源电压和时钟频率,所以减少负载电容,降低电源电压,降低开关活动性是有效降低电路功耗的方法。14、时钟抖动(clock Jitter)VinVoutt t tPLHtPHLtftr50% 50% 50% 50% 90% 90% 10% 10% 时钟抖动是指芯片的某一个给定点上时钟周期发生暂时性变化,也就是说时钟周期在不同的周期上可能加长或缩短。它是一个平均值为0 的平均变量。
10、三、计算题非饱和区:DSGSTH0VV-V21 ()2D So xG ST HD SD SWICVVVVL饱和区:G ST HD0 V- V V1、考虑一个电阻负载反相器电路:VDD=5V , KN=20uA/V2,VT0=0.8V ,RL=200K ,W/L=2 。计算 VTC 曲线上的临界电压值( VOL、 VOH、VIL、 VIH)及电路的噪声容限,并评价该直流反相器的设计质量。解: K N=KN(W/L)=40uA/V2 KNRL=8V-1 VinVT0时,驱动管截止,Vout= VOH= VDD=5V VOL=VDD-VT0+1/KNRL-2(V-V+1/KR) -2V/KRDDT0
11、NLDDNL=0.147V VIL= VT0+1/KNRL=0.925V VIH=VT0+8V/3 KRDDNL-1/KNRL=1.97V VNML=VIL-VOL=0.78V VNMH=VOH-VIH=3.03V VNML过小,会导致识别输入信号时发生错误。为得到较好的抗噪声性能,较低的信号噪声容限应至少为VDD的 1/4,即 VDD=5V 时取 1.25V。2.考虑下面的反相器设计问题:给定VDD=5V,KN=30uA/V2, VT0=1V 设计一个VOL=0.2V 的电阻负载反相器电路,并确定满足VOL条件时的晶体管的宽长比(W/L) 和负载电阻RL的阻值。解: Vout=VOL时,晶体
12、管非饱和导通,Vin= VOH=VDD (VDD-Vout)/RL= KN(W/L ) (VDD- VT0) VOL- 1/2VOL2代值解得: RL(W/L )=2.051053.设计一个VOL=0.6V 的电阻负载反相器,增强型驱动晶体管VT0=1V, VDD=5V 1)求 VIL和 VIH 2)求噪声容限VNML和 VNMH 解: VOL=VDD-VT0+1/KNRL-2(V-V+1/KR) -2V/KRDDT0NLDDNL代值解得 KNRL=2 VIL= VT0+1/KNRL=1.5V VIH=VT0+8V/3 KRDDNL-1/KNRL=3.1V而 VOH= VDD=5VVNML=V
13、IL-VOL=0.9V VNMH=VOH-VIH=1.9V 4考虑一个具有如下参数的CMOS 反相器电路:VDD=3.3V VTN=0.6V VTP=-0.7V KN =200uA/V2Kp=80uA/V2 计算电路的噪声容限。解: KR=KN/KP=2.5 CMOS 反相器的VOL=0V ,VOH=VDD=3.3V VIL=(2Vout+VTP-VDD+KRVTN)/(1+KR)=0.57Vout-0.71 Vin = VIL时,有 1/2KN(VIL- VTN)2=K P(VDD- VIL -|VTP|)( VDD - Vout) - 1/2( VDD - Vout)20.66 Vout2
14、+0.05 V out -6.65=0 解得: Vout =3.14V VIL=1.08V VIH=VDD+VTP +KR(2Vout +VTN) /(1+KR)=1.43 Vout+1.17 Vin = VIH时,有 KN (VIH- VTN) Vout- 1/2 Vout2=1/2K P(VDD-VIH-|VTP|)2 2.61Vout2+6.94V out-2.04=0 解得: Vout=0.27V VIH=1.55V VNML=VIL-VOL=1.08V VNMH=VOH-VIH=1.75V 5. 采用 0.35um 工艺的 CMOS 反相器,相关参数如下:VDD=3.3V NMOS
15、:VTN=0.6V NCOX =60uA/V2(W/L)N=8 PMOS :VTP=-0.7V pCOX =25uA/V2(W/L)P=12 21()2DSoxGSTHWICVVL求电路的噪声容限及逻辑阈值。解: KR= NCOX(W/L)N/pCOX (W/L)P=1.6 对于 CMOS 反相器而言, VOL=0V ,VOH=VDD=3.3V VIL=(2Vout+VTP-VDD+KRVTN)/(1+KR)=0.77Vout-1.17 当 Vin = VIL时, NMOS 饱和导通, PMOS 非饱和导通。由 IDSN = IDSP得:1/2KN(VIL- VTN)2=K P(VDD- VI
16、L -|VTP|)( VDD - Vout) - 1/2( VDD - Vout)22.04 Vout2+8.30 V out -44.90=0 解得: Vout =3.077V VIL=1.2V 同理, VIH=VDD+VTP +KR(2Vout +VTN) /(1+KR)=1.23 Vout+1.37 当 Vin = VIH时, PMOS 饱和导通, NMOS 非饱和导通。由 IDSN = IDSP得:KN(VIH- VTN) Vout- 1/2 Vout2=1/2K P(VDD-VIH-|VTP|)2 5.53Vout2+24.62V out-6.15=0 解得: Vout=0.24V VIH=1.66V 该 CMOS 反相器的噪声容限:VNML=VIL-VOL=1.2V VNMH=VOH-VIH=1.64V 逻辑阈值: VM=(VDD+VTP+VTNKR)/(1+KR)=1.48V 6设计一个CMOS 反相器,电源电压为3.3V,LN=LP=0.8u