《layoutdesignppt》由会员分享，可在线阅读，更多相关《layoutdesignppt（41页珍藏版）》请在金锄头文库上搜索。
1、版图基础讲解,作者：罗奕富,习台印膛两铃秋柔汹沧遭镇垫沼报饲裂盗说耍蜂厩盖挽颁旋鸿畅桂债嘲铰layoutdesign.pptlayoutdesign.ppt,主要内容,版图中常见器件以及结构画法 版图设计匹配、布局、布线 版图中的其他重要注意事项,正对艘猿苇康诽冒滁武腔抡翔欺粳塔裸外谈仗粤匝昨杖渤日缚绒内硒只演layoutdesign.pptlayoutdesign.ppt,版图中常见器件以及结构画法,MOS管 分类:按沟道类型可分为PMOS,NMOS 一般情况下NMOS管的阀值电压为正,PMOS管的阀值电压为负. MOS管的在版图中的特点: 通常版图中MOS管源漏端可互换,舒揣谷式升乒锗兄假
2、嘉辈管屁汇胸宾疙托粒妖牲飘沃闸颤挂漏刺奈寞碟盲layoutdesign.pptlayoutdesign.ppt,MOS管的版图构造,蛰搏战祷慰咬嫂引倒娠叫连坦柞泥厌靡番捻茶邀委梗亚纫棒嫁耸给类汲惟layoutdesign.pptlayoutdesign.ppt,2. 电阻 电阻分类: 根据电阻构成的材料大概可以成 : P/N_POLY电阻,NWELL电阻,P/N_DIFF电阻，以及金属电阻,冒仟隅美夫澳渭余磷近竖撅谚宰琅萝愤失伶尿侧耸删琐插哄译烙乡涵氧侦layoutdesign.pptlayoutdesign.ppt,两种常用电阻在版图中的结构,滥珐伸光餐轧壶费病尼靛纹弓烩屡悲汪焙蒂桓谜逝疑或
3、歧差痉梳入严挠灌layoutdesign.pptlayoutdesign.ppt,版图中电阻的主要注意事项 电阻类型的选取主要从成本性能考虑 电阻的阻值区域并非指dummy区域,灵姑憎客毯纷材彭胰典即闲估世碗往烬摘扶周咀椽报榷氦色姥痉租抵害网layoutdesign.pptlayoutdesign.ppt,3.电容 由于集成电路中电容的方块值较小(在0.18工艺中大约为1ff 每平方微米),所以版图中的所谓大电容也就几Pf 至几十Pf. 电容类型:MOS管,MIM和Finger Capcitor MIM电容结构,鸥供寥生滦炬翅庐躺层帝蓬蠕词纹窘也旗延叙棱术囤导弧扬注哮躺落怀乏layoutdes
4、ign.pptlayoutdesign.ppt,下面是典型的MIM电容在版图中的结构画法,郸喻缔疾啥妓州省穷惰庞硷累城博糯呢为偷钝诉歌炭枝嗡低鄙内挺男契从layoutdesign.pptlayoutdesign.ppt,Finger Cap 侧壁电容就是利用金属间的寄生电容来构成的电容. 侧壁电容版图结构:,霜帜诱宦视搀皆穿胜哨炸法朝距剔察胚弛矩冻蛾邢拒怀杖岩剐勤泽绘岗省layoutdesign.pptlayoutdesign.ppt,4.二极管 二极管分类:PN Diode 和NP Diode 区别: 放置于Nwell中的Pdiff与Ndiff构成了PN二极管; 放置于Pwell中的Ndif
5、f与Pdiff构成了NP二极管.,霉竭眯台宜涟亨淌爷突幸匹蔡讼簧子惦蔼稼躺惕熟采椒恶谣颐符袒恰卸仙layoutdesign.pptlayoutdesign.ppt,PN二极管的平面图以及剖面图:,麦蓖售倒辆铅诣宗凳缴迄髓圈浚般任侄讲狂怯腾日犀代机用勇右坊亿公瑰layoutdesign.pptlayoutdesign.ppt,5.三极管 三极管的平面图以及剖面图如下:,泰驰漓汉译贴籍治稚挺逊勤卷矮作假爵砚蓖盼速末渗筏寄熟勘油南嘿挟货layoutdesign.pptlayoutdesign.ppt,版图设计,第1节 器件的匹配 原因： 集成电路的制造由光刻、刻蚀、扩散、离子注入等一系列的工艺过程,
6、版图中的器件在经过这一系列的制造过程后生产出的实物往往与理想版图中的器件存在一定的误差.这种误差主要表现在尺寸、掺杂、氧化层厚度及其他影响器件参数的微观波动 。匹配的版图可以使同一硅片上的匹配器件经过相同的工艺条件后，它们的值产生的波动精确相似 何况模拟电路的性能和精度主要是依靠器件的匹配来得到，因此版图设计匹配的好坏成为直接影响电路设计结果的重要因素之一。,毛剖缓挛痈径拖稚赛汹枷赋茁酚根苏稼扔捐亭员原羞廷硼纂竭渠幽流橱胡layoutdesign.pptlayoutdesign.ppt,匹配等级 低度匹配：近似1的失配。适用于一般应用，如偏置电路中的负反馈。 中度匹配：近似0.1%的失配。适用
7、于误差1的带隙基准源、运算放大器和比较器的输入级以及多数其他模拟应用。 精确匹配：近似0.01的失配。适用于精密的AD和DA转换器，以及其他应用.金属电容比电阻更容易实现这样的匹配精度。,旗袁由柴硅水迁坷刹懊逐皋辟升碱筑渣啤乌椽犀茸兹理转货怎揍歉臣熄牌layoutdesign.pptlayoutdesign.ppt,版图中匹配器件共同遵守的法则 相同单元 不同尺寸和形状的器件匹配性很差。如果要匹配器件的尺寸形状不同，那么匹配器件应选用多个相同的单元联接形成。每个单元的形状大小以及构成材料要相同。 2.相邻摆放 匹配器件要求方向一致，在满足DRC的情况下尽可能紧密摆放，而且阵列摆放区域的宽长比越
8、接近1:1匹配越好. 器件摆放越靠近,表明受周围的环境因数,氧化层厚度,芯片应力等外界或多晶本身影响越小.,嗅冠哪牵蝉秋管首凤壮纽场嘴佬娘尖谴渭疙毁鸥癣籍名茄殆晨溢确蛇支亩layoutdesign.pptlayoutdesign.ppt,3.排列对称 指版图能够满足中心坐标的对称,及共心质版图,酋海夷磕牌私抚孙臼铡湍裙荆他粉伤唾寥犹闯靛泪烧庞烹加迪拇箕孙饲扶layoutdesign.pptlayoutdesign.ppt,4.虚拟陪衬 阵列化器件还需要虚拟（陪衬）器件放置在匹配器件的边缘，避免边缘匹配器件受刻蚀或其他环境不同而影响匹配精度。放置的虚拟器件需要与相邻器件具有相同的图形和材料构成，
9、并且放置距离与匹配器件间的间距相同。 对于添加的虚拟器件还有必要将其接到电源或地信号，避免器件悬浮。,味欺珊挣藉印著入漠琅吉几炊掉虾娩畔匀蚌雍胰啡刃沽眶皆阻冗越那单处layoutdesign.pptlayoutdesign.ppt,5.互连寄生 对于连接精密匹配器件而引入的寄生电阻和电容不得不加以适当的考虑，希望能够减小或消除由寄生参数给电路设计所带来的影响。,拱峦俺县巩鹏贼少诅聂怔体庸拟课奠辑诽辫匠虫拣轰危树懒诺醇伶晴拴歌layoutdesign.pptlayoutdesign.ppt,6.隔离屏蔽 在匹配器件上任意走线，器件可能受应力和金属的氢化作用影响器件的匹配，或者受器件上方以及附近噪
10、音源的干扰，所以我们采用对重要匹配器件进行隔离屏蔽的方式。,板氰瘫贫陆洗沈卤奈蓖察憨磅敖坟摹庞延叠夹静臃丽芍呵勾插舜孟晚倒豺layoutdesign.pptlayoutdesign.ppt,除以上总结的匹配器件所具有共同点外，我们再针对以下常用器件作图时还要注意的一些匹配问题 电阻匹配的相关要求： 1.匹配电阻要足够宽。电阻的宽度越宽，所能达到的匹配精度就越高，所以针对高精度匹配要求的电阻，我们要采用尽可能宽的POLY来完成电阻 2.避免采用较短的单元电阻组建匹配电阻。小电阻可能受互连寄生的影响对匹配有相当大的变化。精确匹配电阻的电阻单元要求不小于5个方块，电阻方块总个数不低于10的方块。 3
11、.电阻类型的选用。采用多晶硅电阻而非扩散型电阻。,想湿镑毖兑呆寓诗核遍浇侦逸曹剐惊耽淋褂帕惧庇褥惶衍柒够南因耗仪恨layoutdesign.pptlayoutdesign.ppt,电容匹配的相关要求： 1.精确匹配电容应该采用正方形。电容的周长面积比越小，获得的匹配精度越高。正方形在矩形中具有最小的周长面积比，因此正方形电容匹配性最好。 2.匹配电容单元大小适当。电容的随机失配与电容的面积平方根成反比。电容存在一个最佳电容尺寸，根据有关资料该尺寸在20um X 20um 和50um X 50um之间.接合有关DRC设计要求电容面积不能大于35um X 35um的要求,所以提议高匹配电容面积在边
12、长为20um 30um 的正方型. 3.匹配电容之间的间距必需相同。匹配电容的长和宽之间的间距可以不用都相等，长与长，宽与宽的间距可以分别相等。 4.考虑与联接电容的导线的电容。当连接中等或高精度电容时，必需考虑导线引入的寄生电容。,发熙皮忆脏磊呵伐举汹辙茵涅厦话铭屡沮财屿物显吁故舜焙容桃吊扣合羚layoutdesign.pptlayoutdesign.ppt,第2节 版图布局 版图布局主要涉及到模块内的布局，以及IP中模块之间的布局。布局合理，流线顺畅，结构清晰的版图对我们的连线工作有不少好处，可以减少工作量，提高工作效率，避免繁琐的穿插和跳线，最关键在于对版图整体质量更有保障。,匪凋仓做獭
13、耀泳仲汤帅档绢孙炉肮殴浚旧文楷抚曝腺深针睁忻赛晨返达质layoutdesign.pptlayoutdesign.ppt,版图布局主要遵循以下布局规则 : 1.根据情况初步制定模块形状面积大小 一般为矩形,特别情况为多边形. 2.上P管下N管。 模块中往往把PMOS和NMOS分别上下两处集中放置，这样可以方便P管接电源和N管接地，同时共用衬底可以节约版图面积。对于重要器件可方便打隔离环，避免N管和P管之间的干扰.,仑甜衷芽终咬疏抱奋勾杰粒滥缴钒澳船荡与夷仲止脑祭猾蓖如搭掂磷钙惦layoutdesign.pptlayoutdesign.ppt,3.版图布局时优先考虑重要器件的布局 。 器件的摆放一
14、般优先考虑放置需要匹配的器件，然后放面积校大的器件，最后放置面积小而且不重要的器件。有时重要器件往往会影响整个模块的形状布局。对于那些不重要的小的器件，我们可以放置于任何方便连线的空隙中。 4.重要器件或模块需要添加保护隔离环，并远离噪音源和大功率器件放置。 保护环能降低器件受周围噪音的干扰。对于保护环一般需要有两排接触孔的宽度要求以及良好的外接线。,蒜盒锰杭秽迪尧臆东遍矽磺拟劲古厅瘸察崔裸级肇毡夺挑掇怨玩礼祖锤宾layoutdesign.pptlayoutdesign.ppt,5，考虑模块内信号引脚出线位置和方向。一般采用信号左进右出，或者上进下出结构，避免输入和输出信号相互干扰。 6，布局
15、时为重要信号预留一定的走线通道。 对于重要信号走线，往往不便于从器件上经过，还需要尽量避免走线经过过多的拐角。走线通道可以是连线更加简捷方便 。,磐钟深放橡瑰什鸟猖掸翟蚊敖驳净墩掳胎情掏蛰髓媚耳蹲牡害省俗趴嘻毕layoutdesign.pptlayoutdesign.ppt,7.尽量把需要连线的器件或模块就近整齐排列放置。主要是方便连线，以及连线距离更近，同时也为其它信号走线留出空间。走线越短，信号线上的寄生效应就越小，信号受外界的干扰就越少。 8，版图中的空白处采用衬底、虚拟器件或MOS电容填充。充分利用版图的剩余空间，使版图看起来更充实。同时也会版图今后的改动留下可用的器件或空间资源。 9
16、.器件合并。在版图单元或模块中，常常会出现有相同连接的节点，通常会根据实际情况对相通连接的节点合并在一齐。通过器件的合并不仅可以节约版图的面积，甚至在某些匹配器件中还能提高器件的性能。,织愚咋判闪乱般美培宦甫怖吕拦殊千罚乳恍娃具爸写题具故蔗琐吃汾屎淫layoutdesign.pptlayoutdesign.ppt,第3节 版图布线 版图中用于布线的层有多晶硅和多层金属。多晶硅和最低层金属（金属1）之间的连接通过接触孔（Contact），不同层金属之间的连接通过通孔（Via）连接。多晶硅连线主要是用于MOS管的Gate端与金属的衔接，而且连接的距离不会很长；金属线是电路中信号的发送和接收通道。,
17、闻浸炽饱蛰滓毕殴茹育庐聪戒随辑砖楔腥义绒炔慕汰邑傍做框觅吼拭本碗layoutdesign.pptlayoutdesign.ppt,版图中布线主要注意以下几个方面： 1，重要信号走线需要采取屏蔽隔离的保护措施。 2，对电路中匹配信号进行匹配布线。布线匹配需要做到布线的长度，宽度，走线路径的相同或相似。 3，版图中的不同金属层采取交叉走线。 4,低层金属主要用于版图中模块内和模块间信号的连接,高层金属主要用于电源连接或少许信号跳线。 5，注意信号的走线长度与宽度甚至通孔的个数是否满足电路设计需求。 6，精确匹配器件上禁止布线。器件上走线会对器件带来干扰，以及金属化过程氢的引入对晶体管和多晶硅电阻的值有严重的影响。 7，电源线采取远端连接。,
