《数字逻辑电路课件课件 w4组合逻辑电路(）》由会员分享，可在线阅读，更多相关《数字逻辑电路课件课件 w4组合逻辑电路(）（137页珍藏版）》请在金锄头文库上搜索。
1、第四章 组合逻辑电路,* 逻辑门电路的逻辑符号及逻辑函数的实现,1、简单逻辑门电路,实现“与“、“或“、“非“三种基本运算的门电路称为简单门电路。,F,高电平：5v 低电平：0v 正逻辑：高电平用1表示，低电平用0表示。,2、复合逻辑门电路,复合门在逻辑功能上是简单逻辑门的组合，实际性能上有所提高。常用的复合门有“与非“门，“或非“门、“与或非“门和“异或“门等。,3、逻辑函数的实现,函数的表现形式和实际的逻辑电路之间有着对应 的关系，而实际逻辑电路大量使用“与非”门、“或非”门、 “与或非”门等。,1）、用“与非”门实现逻辑函数,第一步 求出函数的最简“与或”表达式。,第二步 将其变换成“与
2、非与非”表达式。,第三步 画出函数表达式对应的逻辑电路图。,解：,第一步:,第二步：,第三步：,该电路是一个两级 “与非”电路。,如不限制级数，该 电路可进一步简化。,2）、用“或非”门实现逻辑函数,第一步 求出函数的最简“或与”表达式。,第二步 将其变换成“或非或非”表达式。,第三步 画出函数表达式对应的逻辑电路图。,解：,第一步:,第二步：,第三步：,3）、用“与或非”门实现逻辑函数,第一步 求出函数的最简“与或”表达式。,第二步 将其变换成“与或非”表达式。,第三步 画出函数表达式对应的逻辑电路图。,例：用“与或非”门实现逻辑电路。,F(A,B,C,D)=m(1,3,4,5,6,7,12
3、,14),解：,第一步:,第二步：,第三步：,4）、用“异或”门实现逻辑函数,第一步 求出函数的最简形式。,第二步 将其变换成“异或”表达式。,第三步 画出函数表达式对应的逻辑电路图。,例：用异或门实现逻辑电路。,F(A,B,C,D)=m(1,2,4,7,8,11,13,14),解：,第一步:,由卡诺图可知该逻辑 函数已不能化简。,第二步：,=(A B)(C D)+(A B)(C D),=(A B) (C D),= A B C D,第三步：,学习要求： 了解组合逻辑电路的特点； 熟练掌握组合电路分析和设计的基本方法； 了解竞争、冒险的概念； 掌握消除冒险的基本方法。,4.1 组合逻辑电路的特点
4、： 如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合,而与过去的输入值无关, 则称该电路为组合逻辑电路.,组合逻辑电路需要讨论的两个基本问题是分析与设计.,zi = fi (x1, x2, , xl) i=1, 2, , m,4.2 组合逻辑函数的分析与设计,1、组合逻辑电路的分析： 根据给定的组合电路，写出逻辑函数表达式，并以此来描述它的逻辑功能，确定输入与输出的关系，必要时对其设计的合理性进行评定。,分析的一般步骤：,第一步：写出给定组合电路的逻辑函数表达式；,第二步：化简逻辑函数表达式；,第三步：根据化简的结果列出真值表；,第四步：功能评述。,解：,化简：,例1：
5、分析下图给定的组合电路。,列出真值表,功能评述,由真值可知, 当A、B、C取相同值时, F为1, 否则F为0。所以该电路是一个“一致性判定电路“。,例2：分析下图给定的组合电路。,解：,一：写出逻辑表达式,二：化简,=B C,三：列出逻辑函数的真值表,四：逻辑问题评述等效逻辑电路略。,2、 组合逻辑电路的设计,根据给定要求的文字描述或逻辑函数，在特定条件下，找出用最少的逻辑门来实现给定逻辑功能的方案，并画出逻辑电路图。,设计的一般步骤：,第一步：根据逻辑要求建立真值表；,第二步：根据真值表写出逻辑函数的“最小项之和“表达式；,第三步：化简并转换为适当的形式；,第四步：根据表达式画出逻辑电路图；
6、,例1：假设有两个正整数，每个都由两位二进制数 组成用X=x1x2,Y=y1y2表示，要求用“与非”门设计 一个判别XY的逻辑电路。,解：,第一步 建立真值表,第二步 写出逻辑表达式,第三步 化简,1）、 单输出组合电路设计,第四步 画出逻辑电路图,例2：用与非门设计一个三变量“多数表决电路“。,解：第一步：建立真值表；,输入即表达者, 共有3个, 分别用A、B、C表示, 并设“同意”为1，“反对”为0。,输出即决议是否通过, 用F表示, 并设“通过“为1, “否决“为0。,第二步：写出“最小项之和“表达式；,第三步：化简并转换成适当形式；,第四步：画出逻辑图。,F(A, B, C)=m(3,
7、 5, 6, 7),F(A, B, C)=AB+AC+BC,例3：用与非门设计一位 数制范围指示器，十进 制数用8421BCD码表示， 当输入大于5时，电路输出为1，否则为0。,解：,第一步 建立真值表,8421BCD码只利用 了十种组合，还冗 余六种组合。,第二步 写出逻辑表达式,第三步 化简,F(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15),F(A,B,C,D) =A+BD+BC,第四步 画出逻辑电路图,例4：设计一个四位二进制码奇偶位发生器和奇偶检测器。,解：,第一步 建立真值表,奇偶位发生器四 位二进制码用B8、B4、 B2、B1表示，输出的 奇
8、偶位用P表示，采用 偶校验原则。,第二步 写出逻辑表达式,第三步 化简,P(B8,B4,B2,B1)=m(1,2,4,7,8,11,13,14),P(B8,B4,B2,B1) = B8 B4 B2 B1,第四步 画出逻辑电路图,奇偶检测器:,奇偶检测器的 输出为F。,例1：用“与非”门 设计一个将8421BCD码转换成余三码的代码转换电路。,解：第一步： 建立真值表,2）、 多输出组合电路设计,第二步：写出函数表达式；,W(A,B,C,D)=m(5,6,7,8,9)+d(10,11,12,13,14,15),X(A,B,C,D)=m(1,2,3,4,9)+d(10,11,12,13,14,15
9、),Y(A,B,C,D)=m(0,3,4,7,8)+d(10,11,12,13,14,15),Z(A,B,C,D)=m(0,2,4,6,8)+d(10,11,12,13,14,15),第三步：化简并转换成适当形式；,用与非门实现要转换成与非与非表达式：,第四步：画出电路图,4.3 编 码 器1、二进制编码器 正逻辑：,三位二进制编码器,负逻辑：,用与非门组成的三位二进制编码器,2、二-十进制编码器:,二-十进制编码器逻辑图,3、优先编码器： 1）、8线3线优先编码器(74LS148),逻辑函数表达式,2）、二-十进制优先编码器(74LS147),4.4 译码器,译码器的功能是对具有特定含义的输
10、入代码进行“ 翻译”或“ 辨认”，将其转换成相应的输出信号。,1. 二进制译码器：将n个输入变量变换成2n个输出函数，且每个输出函数对应于n个输入变量的一个最小项。,用与非门组成的3线8线译码器,逻辑函数表达式,74LS138的引脚图如下:,用两片74LS138组成的4线16线译码器,D0,D1,D2,D3,2. 二十进制译码器：将4位BCD码的10组代码翻译成10个十进制数码。,二十进制译码器电路,例： 用一片74LS138三输入八输出译码器和适当的与非门实现全减器的功能。,例： 用译码器和与门实现逻辑函数F(A, B, C, D)=m(2, 4, 6, 8, 10, 12, 14),解：,
11、4.5 多路选择器,完成对多路数据的选择，在公共传输线上实现多路数据的分时传送。,74153型双四选一多路选择器,（a）逻辑图,（b）等效电路,（C）方框图,双十六选一多路选择器,例1： 用多路选择器实现以下逻辑函数功能。F(A, B, C)=m(2, 3, 5, 6),解：,方案I：采用八路数据选择器,比较上述两个表达式可知：要使WF，只需令A2A，A1B，A0C，且D0D1D4 D70 而D2D3D5D61即可。所以，根据分析可作出用八路选择器实现给定函数的逻辑电路图。,方案II：采用四路数据选择器,四路选择器具有两个选择控制变量，当用来实现三变量函数功能时，应该首先从函数的三个变量中任选
12、两个作为选择控制变量，然后再确定选择器的数据输入。假定选A、B与选择控制A1、A0相连，则可将函数F的表达式表示成如下形式：,显然，要使四路选择器的输出W与函数F相等，只需D00, D11, D2 C, D3C 。由此，可作出用四路选择器实现给定函数功能的逻辑电路图如图所示。,本例的两种方案表明：用具有n个选择控制变量的选择器实现n个变量的函数或n+1个变量的函数时，不需要任何辅助电路，可由选择器直接实现。,当函数的变量比选择器的选择控制变量数多于两个以上时，一般需要适当的逻辑门辅助实现。同时，在确定各数据输入时，通常借助卡诺图。,例2: 下面是一个具有五个输入变量的逻辑函数的真值表，用三个双
13、四选一多路选择器实现。,.,F1(A,B,C,D)=m(0,1,5,7,10,13,15)F2(A,B,C,D)=m(8,10,12,13,15)作F1 F2的卡诺图(以A= A1 B= A0),逻辑函数.,例3 : 试用一片双四路数据选择器实现下列,.,F1,AB,CD,00,00,01,01,11,11,10,10,0,1,1,0,1,0,1,0,0,0,0,0,1,1,0,1,.,F2,AB,CD,00,00,01,01,11,11,10,10,1,1,1,0,1,0,0,0,0,1,0,0,0,0,0,0,.,比较双4路数据选择器的功能表和输出表达式:A1 A0 1W 2W0 0 1D
14、0 2D0 0 1 1D1 2D11 0 1D2 2D21 1 1D3 2D3可得:,.,4.6 二进制并行加法器,二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法运算，十进制加法运算等功能。,1、一位半加器,第一步：建立真值表,要完成一位“被加数”与“加数”两者相加，要产生“本位和”及向高位的“进位”，因此该电路有2个输入，2个输出。,设“被加数”，“加数” 分别为A和B； “本位和”与向高位的“进位”分别为SH和 CH。,第二步：写出“最小项之“表达式；,第三步：化简:,由卡诺图可知，已最简。,第四步：画出电路图,假设只提供原变量，而不提供反变量， 用
15、与非门实现该电路。,=AB,逻辑符号:,2、一位全加器,要完成一位“被加数“与“加数“及低位送来的“进位“三者相加，产生“本位和“及向高位的“进位“，因此该电路有3个输入，2个输出。,设“被加数”，“加数”和低位来的“进位“分别为Ai, Bi, Ci-1, “本位和“与向高位的“进位“分别为Si, Ci.,第一步：建立真值表,第二步：写出“最小项之“表达式；,Si=m(1, 2, 4, 7),Ci=m(3, 5, 6, 7),第三步：化简并转换成适当形式；,如果用“与非“门来实现，则需要9个“与非“门，3个“非“门，数量较多。若采用其它门电路，可将输出函数表达式作适当转换。,第四步：画出电路图,用半加器实现:,用半加器实现的电路图:,逻辑符号:,全加器的逻辑图,3、超前进位加法器 提高工作速度的途径：设法减小进位信号的传递时间,进位传递公式,例： 用四位二进制并行加法器设计一个将 8421BCD码转换成余3码的代转换电路。,余3码比8421码多3,解：,例： 用四位二进制并行加法器设计一个 四位二进制并行加法/减法器。,解： 利用补码，将减法变为加法,
