《[工学]第4章 组合逻辑电路》由会员分享，可在线阅读，更多相关《[工学]第4章 组合逻辑电路（133页珍藏版）》请在金锄头文库上搜索。
1、第4章 组合逻辑电路,基本要求,(2) 掌握几种常用中规模组合逻辑集成器件,(3) 了解组合电路中的竞争和冒险现象的产生原因及其消除方法,(1)掌握 分析和设计 组合逻辑电路的基本方法,重在外部应用（包括用中规模器件实现逻辑函数）,概述,数字电路的分类,1、组合逻辑电路：无记忆功能,任意时刻的输出状态仅取决于该时刻的输入状态组合， 而与电路前一时刻的状态无关,电路形式：无输出到输入的反馈环节,例如：,组合逻辑电路方框图,逻辑式：,Li=fi (A1,A2An)i=1,2,3m,结构特点：,1、不含反馈环节,2、不含触发器等记忆单元,3、基本单元电路为各种逻辑门,中规模集成组合逻辑电路,编码器、
2、译码器、数据选择器、数据分配器、 数值比较器，算术/逻辑运算单元等。,2、时序逻辑电路：有记忆功能,任意时刻的输出状态不仅取决于该时刻的输入状态组合， 而且还与前一时刻状态有关,电路形式：有输出到输入的反馈环节,例如：,4.1组合逻辑电路的分析方法,求：逻辑功能,已知：逻辑电路（逻辑图）,1、由逻辑电路逐级写出逻辑表达式,2、化简（代数、卡诺图）,3、列真值表,一、方法或步骤,4、分析、描述逻辑功能,二、举例,例1分析已知电路图的逻辑功能,逐级写出逻辑表达式,填真值表,逻辑功能分析： A、B、C三输入端中，有奇数个“1”时，L输出：1偶数个“1”时，L输出：0三位奇校验电路（三位判奇电路）,逻
3、辑电路图：,S,C=AB,例2,填真值表,为一位二进制数半加器,逻辑符号,例3：试分析图所示逻辑电路的功能。, 表达式,输入量：B3B0; 输出量：G3G0,自然二进制码,格雷码, 真值表, 分析功能,自然二进制码至 格雷码的转换电路,2SSI设计方法：以小规模集成电路芯片为基本单元,要求：所用集成芯片种类、个数最少,例,3MSI设计方法：以中规模集成电路为设计单元电路,组合电路的几种设计方法,工程上最简应以所用集成芯片种类、数目最少为标准,4.2组合逻辑电路的设计方法,求：使工程上最简的逻辑电路（逻辑图）,已知：逻辑功能,1、分析逻辑功能，确定输入变量、输出函数，并对变量、函数进行逻辑赋值,
4、2、列真值表，表示变量与函数的关系,3、画K图，求最简逻辑表达式（与或式）,4、变换为所要求的形式，画逻辑图,组合逻辑电路的设计（SSI）,例1： 有三人对一事表决，多数同意即通过，否则不通过。,三个变量：A、B、C三人 一个函数：表决结果L,逻辑赋值：,A、B、C: 同意“1”；不同意“0”L: 通过“1”；不通过“0”,真值表,最简与或式：,L=AC+BC+AB,K图化简：,与非-与非式,或,例2 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车
5、，要求当特快列车请求进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求， 而慢车有请求时，三号灯亮。,解：1、 确定输入、输出变量并进行逻辑赋值。,输入变量: I0、I1、I2分别为特快、直快和慢车的进站请求信号 且有进站请求时为1，没有请求时为0。,输出变量: L0、L1、L2分别为3个指示灯的状态， 且灯亮为1，灯灭为0。,根据题意列出真值表,2、 根据真值表写出各输出逻辑表达式。,L0 = I0,3、 根据要求将上式变换为与非形式,根据题意列出真值表,4、 根据输出逻辑表达式画出逻辑图。,可用74LS00（四
6、二输入与非门）1片+74LS04（六门反相器）1片 或用2片74LS00,例3：设计一个3位代码转换电路。 要求：当控制信号C=0，由自然二进制码 格雷码 C=1，由格雷码 自然二进制码（P28表1.4.2）,(1)变量为C、X2、X1、X0 ，输出函数为Y2、Y1、Y0,(2)列真值表,画逻辑电路图,例4：试将8421BCD码转换成余3BCD码。,（2）填卡诺图,（1）真值表,（3）用卡诺图化简,（4）逻辑表达式,（4）电路图,（3）表达式,例5： 交通信号灯的正常工作状态与故障状态如图， 试设计报警电路,1、首先进行逻辑抽象赋值,2、真值表,4、最简与或式,3、卡诺图化简,5、用与非门实现
7、,6、用与或非门实现,4.1.3、4.1.6、4.2.1、4.2.7,写出如下电路的逻辑功能：,当A、B全为“1”,或B、C全为“1”时，T6导通，T5截止，F=“0”,当A、B中有“0”,且B、C中有“0”时，T6截止，T5导通，F=“1”,图为逻辑选择器示意图，其中A、B为数据输入端，S1、S2为功能选择端，根据S1S2的不同取值组合，电路完成不同的逻辑运算。若选择器的功能表如表所示，试设计用与非门实现的电路。,根据波形图，设计实现它的逻辑函数,真值表：,4.4 若干典型的组合逻辑集成电路,4.4.1 编码器,4.4.2 译码器/数据分配器,4.4.3 数据选择器,4.4.4 数值比较器,
8、4.4.5 算术运算电路,编码器：使输入端的任何一个有效信息对应一组二进制代码输出,示意图,一、4/2线普通编码器,真值表,逻辑式,注意：逻辑式的取得的前提是： 若输入为其他组合，则Y1Y0=00,4.4.1 编码器,4/2线编码器的逻辑图,例4.4.1 键盘输入8421BCD码编码器：,要求：输入：键盘十个按键的状态，输出：与按下的按键对应的8421BCD码。加入GS编码状态标志,真值表 表4.4.3,注意：此组逻辑式的得出前提：同时至多有一个输入端为有效电平，否则出错。,二、优先编码器,当出现多个输入信号同时有效时， 能识别有效信号的优先级别, 并输出优先级别最高的有效输入信号所对应的编码
9、。,优先级别：I3I2I1I0,真值表,集成8/3线优先编码器CD4532,1 示意图,8/3优先 编码器 CD4532,2、 CD4532功能表,P45,级连态,禁止态,工作态、编码态,EI=0, I7I0无论为， Y2Y1Y0=000, GS=0,EO=0,EI=1, I7I0均=0 Y2Y1Y0=000,GS=0, ,EO=1 ; 允许与之级连的CD4532 编码工作；,EI=1, I7I0中有有效电平H, 优先级别I7I0; 对应最高级别的有效输入信号，输出二进制码。 GS=1,EO=0.,3、CD4532逻辑图,4、8/3线优先编码器应用举例（例4.4.2),用二片CD4532构成1
10、6/4线优先编码器,要求： a）16个信号输入端A15 A0 ，优先级别递减 b）4个二进制码输出端L3 L2 L1 L0 c）具有输入使能端EI、输出使能端EO、优先编码工作状态标志GS 逻辑图如下：,P47,*,。,0,0,0,0,0,0,0,。,1,1,0 0 0 0,0,0 1 1 1,1,1,0,0,1,。,1,0,1 0 0 0,0,1 1 1 1,1,1,0,1,1,1,0,0,0,0,4.4.2译码器,识别输入的二进制码, 并转换成控制信号（有效信号）的电路,分类：,2.代码转换器（如显示译码器，又称段译码器）,1.唯一地址译码器:对应一组代码输入，有一个有效信号输出。,编码的
11、逆过程,1.示意图,一、二进制译码器（全译码器）,2. 2/4线译码器,2) 逻辑式,3)逻辑图,1) 示意图,2) 功能表,P145 表4.4.6,3.集成74138译码器,例 A2A1A0=101, 则 只有m5=1, 其余mi=0,只有Y5=0, 其余 Yi=1,3）逻辑表达式：,74HC138集成译码器,逻辑图,集成74139译码器,1.译码器的扩展 例4.4.3,用74X139和74X138构成5线-32线译码器,译码器的应用,基于这一点用该器件能够方便地实现三变量逻辑函数。,2、用译码器实现逻辑函数。,. . .,当E3 =1 ，E2 = E1 = 0时,例4.4.4用一片74HC
12、138实现函数,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合 逻辑函数.,补例试用一片3-8线译码器(输出为低电平有效)和一个与非门设计一个奇偶校验器，要求当输入信号为偶数个1时，输出信号F为1，否则为0。要求电路最简。,在输出端加与非门：,输入A、B、C为偶数个1时的取值组合：,解：,000,011，101，110,A B C,F = m0+ m3+ m5 + m6,数据分配器示意图,3.二进制译码器作数据分配器,例：用138译码器实现八路数据分配器,如果A2A1A0=001, 则m1=1, 其余 mi=0,考虑：如果E3作为数据输入端是什么功能？,此
13、时，,其余,二. 二十进制译码器（BCD码译码器）,以集成BCD码译码器74HC42为例,2.功能表：,表4.4.8 74HC42功能表,3.逻辑表达式：,对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。,例4.4.5由74HC42构成译码电路及输入信号D、C、B、A的波形如图(a)、(b)所示，试画出译码器输出Y0Y9的波形,顺序负脉冲发生器,三、七段显示译码器（段译码器）,1.数字显示电路框图,2. 数字显示器,1) 按显示方式分,2) 按发光器件分,、半导体二极管 （发光二极管）显示器,、液体(晶)显示器,3.LED数码管,共阴极:公共端接低电平“L”发光段
14、阳极接高电平“H”,共阳极:公共端接高电平“H”发光段阴极接低电平“L”,4. 集成七段译码器(74 48),1) 示意图,7448,74 48七段译码器输出高电平有效，驱动共阴极数码管,辅助控制端功能：,允许 与之级连的7448动态消隐。,DCBA=0000时，显示0（Yg=0，其余为1）,辅助控制端无效时,DCBA=0101时，显示5（Yb，Ye=0，其余为1）,DCBA=1001时，显示9（Ye，Yd=0，其余为1）,CMOS七段显示译码器74HC4511,CMOS七段显示译码器74HC4511功能表,十进制 或功能,CMOS七段显示译码器74HC4511功能表(续),例 由74HC45
15、11构成24小时及分钟的译码电路如图所示， 试分析小时高位是否具有零熄灭功能。,4.4.3数据选择器,将多路输入通道上的数据有选择地送到输出的公共数据线上,示意图,受控单刀多掷开关,一.四选一数据选择器,1.功能表（表4.4.11）,2.逻辑表达式：,例：当 E=0，且 S1S0 = 10 时 只有 m2=1，其余 mi=0 此时 Y = D2,逻辑式分析,图4.4.20 4选1数据选择器逻辑图,二.集成八选一数据选择器（74x151）,1、示意图,2、功能表 表4.4.12,3、逻辑式,其中mi为S2S1S0的第i个最小项,4、逻辑图,74LS151选择器逻辑图,Y,D0,D1,D2,D3,E,S0,S1,Y,&,1,D4,D5,D6,D7,
