《ARM处理器和架构》由会员分享，可在线阅读，更多相关《ARM处理器和架构（73页珍藏版）》请在金锄头文库上搜索。
1、第2章 ARM处理器和架构,提纲,1、ARM处理器概述2、ARM9处理器架构3、ARM9处理器内存管理4、ARM9异常处理,ARM是什么？,1、ARM处理器概述,ARM公司简介 ARM公司总部位于英国剑桥，全称Advanced RISC（Reduced Instruction Set Computer 即精简指令集计算机） Machines ARM公司是apple、nokia、Acorn、VLSI、Technology等公司的合资企业。 独特的知识产权（IP）授权方式，本身不直接从事芯片生产，靠转让设计许可由合作公司生产各具特色的芯片。 超过200家合作伙伴，包括Intel，IBM，SONY，
2、NEC等 ARM设计了大量高性能、廉价、耗能低的RISC处理器、相关技术及软件。,ARM产品简介,ARM处理器 ARM处理采用RISC架构，具有高性能、低成本、低耗能、合作伙伴众多等特点 应用范围极广，包括消费电子、工业控制、通信系统、网络系统、军工项目 ARM系列产品 ARM7系列 ARM9系列 ARM9E系列 ARM10E系列 ARM11系列 SecurCore系列 Intel的StrongARM Intel的Xscale,1.2ARM指令集体系结构版本（1）,ARM主要采用32位指令集，占据了32位RISC处理器80%的市场。2011年，ARM的客户报告了79亿ARM处理器出货量，占有9
3、5的智能手机，90的硬盘驱动器，40的数字电视和机顶盒，15的单片机，和20的移动电脑。从成立至今，总共推出了7个版本的体系结构，不仅引入了Thumb 16位指令集，而且在性能上也不断提高。,1.2ARM指令集体系结构版本（2）,V1版本 该版本并未商业化，而只在原型机ARM1上出现过 寻址空间为64M 只提供基本的数据处理指令，甚至不包含乘法指令 提供基于字节、字、多字的Load/store存储器访问指令 子程序调用指令（BL）和链接指令 完成操作系统调用的软件中断指令SWI,1.2ARM指令集体系结构版本,V2版本是V1版本的扩展，它还包括一个扩展版本v2a。ARM2采用了v2版本，而AR
4、M3则是v2a架构。 支持乘法指令和乘加指令 支持协处理器操作指令 对于快中断（FIQ）提供影子寄存器支持 支持SWP和SWPB指令,1.2ARM指令集体系结构版本（3）,V3版本是ARM被大规模使用的开始 地址空间扩展到32位，而且向前兼容（除了v3g子版本以外）26位的地址空间 增加CPSR（Current Program Status Register，当前程序状态寄存器）和SPSR（Saved Program Status Register，备份程序状态寄存器） 增加了两条指令：MRS指令和MSR指令 增加了中止(Abort)和未定义两种异常模式 改进了从异常返回的指令,1.2ARM指
5、令集体系结构版本（4）,V4版本是被最广泛应用的ARM体系结构 ARM7、ARM9、StrongARM都采用v4架构 引入了Thumb状态 增加了系统模式 增加了对有符号、无符号半字和有符号字节的存/取指令,1.2ARM指令集体系结构版本（5）,v5版本 ARM9E、ARM10和XScale都采用v5架构。 提高了ARM指令集和Thumb指令集的混合使用的效率 增加了前导零计数（CLZ）指令 引入了软件断点(BKPT)指令 增加了数字信号处理指令（v5TE版）,1.2ARM指令集体系结构版本（6）,v6版本 ARM11处理器采用V6版本 具备高性能定点DSP功能 引入全新Jazelle技术 支
6、持SIMD（Single Instruction Multiple Data，单指令流多数据流）技术 v6支持多微处理器内核,1.2ARM指令集体系结构版本（7）,v7版本是目前为止ARM处理器体系结构的最高版本 定义了三大系列：“A”，”R”，”M” 采用了Thunmb-2技术 采用NEON技术，即进阶SIMD延伸集 支持改良的浮点运算 支持改良的运行环境，以迎合不断增加的JIT（Just In Time）和DAC（Dynamic Adaptive Compilation）技术的使用,1.2ARM指令集体系结构版本（8）,2011年10月ARM终于宣布了自己的第一个64位指令集处理器架构“A
7、RMv8”，引入了一个全新指令集A64。目前的ARMv7架构的主要特性都将在ARMv8架构中得以保留或进一步拓展 iphone5s采用A7处理器，A7是全球首款被用于智能手机上的ARM架构64位处理器,1.3 ARM微处理器系列,ARM微处理器以及授权厂商基于ARM体系结构设计的微处理器现在主要有下面几个系列：ARM7系列，ARM9系列，ARM9E系列，ARM10E系列，ARM11系列，Cortex系列，SecurCore系列，StrongARM系列和XScale系列。 其中ARM7、ARM9、ARM9E和ARM10为4个通用处理器系列，每一个系列都提供一套相对独特的性能来满足不同应用领域的需
8、求。 SecurCore系列专门为安全要求较高的应用设计,1.3 ARM微处理器系列,x86架构与ARM架构对比（1）,x86架构与ARM架构对比（2）,x86架构与ARM架构对比（3）,x86架构与ARM架构对比（4）,x86架构与ARM架构对比（5）,这是首款采用英特尔Atom Z2580处理器的手机，X86架构只要不调用额外的内容，程序一般都不会出现兼容性问题。 在评测中发现，同等条件下联想K900机身发热高于其他手机，电池续航时间相对于其他几款手机略显短随着RISC处理器在嵌入式领域中大放异彩，传统的X86系列CISC处理器在Intel公司的积极改进下也克服了功耗过高的问题，成为一些高
9、性能嵌入式设备的最佳选择,x86架构与ARM架构对比（6）,1 ARM 2 X86 3 X86和ARM发展到今天，CISC与RISC之间的界限已经不再是那么泾渭分明，RISC自身的设计正在变得越来越复杂，例如：允许一些特定指令的执行周期数字可变，以降低功耗，减小面积和代码尺寸。（当然并不是完全依着CISC的思路变复杂），因为所有实际使用的CPU都需要不断提高性能，所以在体系结构中加入新特点就在所难免。另一方面，原来被认为是CISC体系结构的处理器也吸收了许多RISC的优点，比如Pentium处理器在内部的实现中也是采用的RISC的架构，复杂的指令在内部由微码分解为多条精简指令来运行，但是对于处
10、理器外部来说，为了保持兼容性还是以CISC风格的指令集展示出来。,1.3 ARM微处理器系列,产量最大的低端电子产品，如果使用ARM公司的处理器授权内核，大都采用ARM 9内核，而ARM 9内核，是基于ARMv5架构。比较先进的电子产品，大都采用ARM 11内核，该内核是基于ARMv6架构，2001年发布。少数最先进的电子产品，如高档智能手机，大都采用 Cortex A8 或 Cortex A9内核，该内核基于ARMv7架构，2006年发布。2013年上市的高档智能手机，将采用ARMv7架构的新产品 Cortex A15,2、ARM9处理器架构,ARM9处理器系列有两个分支 基于v4版本的AR
11、M9，典型的有ARM9TDMI和ARM922T 基于v5TE或v5TEJ架构的ARM9E，典型处理器有ARM9EJ-S和ARM926EJ-S等 ARM9E处理器有独立的指令缓存和数据缓存（ICACHE和DCACHE），还有TCM部件（Tightly Coupled Memory，紧致内存）此外ARM9E还支持ETM9技术（Embedded Trace Macrocell,嵌入式跟踪宏） 因为ARM9E在应用上更广，后面关于ARM9的介绍主要也是围绕ARM9E系列,2.1ARM9 寄存器（1）,37个32位寄存器 31个属于通用寄存器 6个为ARM处理器不同工作模式所设立的专用状态寄存器，状态寄
12、存器虽然也是32位的，但是ARM9只使用了其中的14位 6个状态寄存器并不是在任意时候都能使用的，某些寄存器在不同的处理器工作模式下有不同的的访问权限,2.1ARM9 寄存器（2）,ARM9处理器模式 用户模式(User) 快速中断模式(FIQ) 外部中断模式(IRQ) 管理模式(Supervisor) 中止模式(Abort) 未定义模式(Undef) 系统模式(System) 七种模式之间可以相互切换,特权模式,异常模式,2.1ARM9 寄存器（3）,工作模式下ARM寄存器的使用,R0-R7称为不分组寄存器，模式切换时，必须进行现场保护,R8-R12在六种模式切换时，必须要现场保护 R8_f
13、iq-R12_fiq在快速中断模式切换模式时不需要保护,R13一般作为栈指针sp，R14被称为连接寄存器LR。作用有两点：1、存放当前子程序的返回地址；2、发生异常时保存该模式基于PC的返回地址,R15是程序计数器pc，用来保存处理器取指的地址,6个状态寄存器包括1个当前程序寄存器（CPSR）和5个备份状态寄存器（SPSR）CPSR所有模式通用，SPSR是处理器进入异常模式时用来保存CPSR寄存器内容的,2.1ARM9 寄存器（4）,状态寄存器,状态寄存器结构,32位会被分成四个域：标志位域f(flag field)，PSR31:24；状态域s(status field)，PSR23:16；扩
14、展域x(extend field)，PSR15:8；控制域c(control field)，PSR7:0,2.1ARM9 寄存器（5）,状态寄存器,第31位表明结果的正负；N=1表示结果为负 第30位表明运算结果；Z=1表示运算结果为0 第29位表示进位；C=1表明产生进位 第28位，V=1表示结果的符号位发生了溢出 第27位Q是用来指示DSP指令是否溢出 第24位J=1表明处理器处于Jazalle状态 第7、6位是中断禁止位，I=1禁止外部中断；F=1禁止快速中断 第5位反应处理器在那种状态下运行，T=0处理器在ARM状态下；T=1处理器运行在Thumb状态下 第4-0位称为模式位，用来表示
15、处理器此时所处的模式，值如下：,其余的组合会使处理器进入一个无法修复的状态,2.2流水线技术和哈佛体系结构（1）,一条指令的执行可以分为1：取指，2：译码，3：取操作数，4：执行运算，5：存储器访问，6结果写回寄存器 ARM7采用的是3级流水线,取址,译码,寄存器、存储器的读写操 作，移位操作、ALU操作,FETCH,DECODE,EXECUTE,EXECUTE阶段工作量大，需要多个时钟周期，限制了系统性能,2.2流水线技术和哈佛体系结构（2）,周期1 周期2 周期3 周期4 周期5 取指 译码 执行取指 译码 执行取指 译码 执行,三级流水线示意图,2.2流水线技术和哈佛体系结构（3）,AR
16、M9采用5级流水线,取指,译码和读取 寄存器操作数,产生ALU运算 结果或存储器 地址,存储器读写 操作,结果写回寄 存器,FETCH,DECODE,EXECUTE,MEMORY,WRITE,流水线级数的增加减少了每条指令的平均执行周期；充分流水化，减少了流水线的停顿,2.2流水线技术和哈佛体系结构（4）,周期1 周期2 周期3 周期4 周期5 周期6 周期7 FETCH DECODE EXECUTE MEMORY WRITEFETCH DECODE EXECUTE MEMORY WRITEFETCH DECODE EXECUTE MEMORY WRITEFETCH DECODE EXECUTE MEMORY,
