《计算机组成原理 第 5 章》由会员分享，可在线阅读，更多相关《计算机组成原理 第 5 章（91页珍藏版）》请在金锄头文库上搜索。
1、现代计算机组成原理 潘 明 潘 松 编著 科学出版社科学出版社 第 5 章8位CISC计算机设计 5.1 8位CPU结构 图5-1 8位CPU的结构 5.1 8位CPU结构 1运算部件 (1) 输入逻辑。 (2) 算术/逻辑运算部件ALU。 (3) 输出逻辑。 2寄存器组 由R0、R1、R2所组成 3指令寄存器 4程序计数器 5地址寄存器 5.1 8位CPU结构 6标志寄存器 进位位Fc：运算后如果产生进位 ，将Fc置为1；否则将Fc清为0。 零位Fz：运算结果为零，将Fz置 为1，否则将Fz清为0。 7微命令产生部件 8时序系统 周期、节拍、脉冲等信号称为时序信号 5.2 指令系统的结构及功
2、能的确 5.2.1模型机指令系统 一条指令必须包含下列信息 操作码 操作数的地址 操作结果的存储地址 下一条指令的地址 位7 6 5 43210功能OP-CODErsrd表5-1 指令的基本格式 5.2 指令系统的结构及功能的确 5.2.1模型机指令系统 表5-2 寄存器操作数 rs或rd选定的寄存器00 01 10R0 R1 R25.2 指令系统的结构及功能的确 5.2.1模型机指令系统 表5-3模型机指令系统，及其指令编码形式 助记符机器指令码Addr地址码功能说明IN ADD addr STA addr OUT addr JMP addr0 0H 1 0H XX H 2 0H XX H
3、3 0H XX H 4 0H XX H“INPUT”中的数据 R0 R0+addr -R0 R0 - addr addr - BUS addr PC5.2 指令系统的结构及功能的确 5.2.2拟定指令流程和微命令序列 1微程序控制概念 （1）微命令和微操作 微命令和微操作是一一对应的 （2）微指令、微地址 微操作码字段，又称操作控制字段，该字段指出微指令执行的微操作；微地址码字段，又称顺序控制字段，指出下一条要执行的微指令的地址 。 （3）微周期 （4）微程序 5.2 指令系统的结构及功能的确 5.2.2拟定指令流程和微命令序列 1微程序控制概念 （1）微命令和微操作 （2）微指令、微地址 微
4、操作码字段，又称操作控制字段， 该字段指出微指令执行的微操作； 微地址码字段，又称顺序控制字段， 指出下一条要执行的微指令的地址。 （3）微周期 （4）微程序 5.2 指令系统的结构及功能的确 5.2.2拟定指令流程和微命令序列 2微指令格式 （1）水平型微指令 （2）垂直型微指令 （3）水平型微指令与垂直型微指令的比较 控制字段判别测试字段下址字段执行一条指令的时间短 执行时间长 垂直型微指令水平型微指令并行操作能力强，效率高，灵活性强 较差 解释指令的微程序，微指令字比较长，但微程序短 微指令字比较短而微程序长 难度较大 机器指令比较相似，相对容易设计 5.2 指令系统的结构及功能的确 5
5、.2.2拟定指令流程和微命令序列 3模型机的微指令 表5-4 24位微代码定义 5.2 指令系统的结构及功能的确 5.2.2拟定指令流程和微命令序列 3模型机的微指令 表5-5 A、B、C各字段功能说明 5.2 指令系统的结构及功能的确 5.2.2拟定指令流程和微命令序列 4微指令的执行方式 5时序安排 6拟定指令流程和微命令序列 7形成控制逻辑 5.2 指令系统的结构及功能的确 5.2.3微程序设计 图5-2 微程 序流程图 5.2 指令系统的结构及功能的确 5.2.3微程序设计 1IN指令 BUSSW ； R0BUS R0SW 2ADD指令 R0R0+（MEM） ARPC，PCPC+1 ；
6、以AR的内容作为取操作数的地址BUSRAM，ARBUS ；AR指向存放操作数的RAM单元BUSRAM，DR2BUS ；RAM中的数据通过BUS送DR2DR1R0 R0（DR1）+（DR2） 5.2 指令系统的结构及功能的确 5.2.3微程序设计 3STA指令 4OUT指令 ARPC，PCPC+1 ；以PC的内容作为存数据的地址 BUSRAM，ARBUS ；AR指向存放操作数的RAM单元 BUSRAM，DR1BUS BUSR0，RAMBUS ARPC，PCPC+1 ；以PC的内容作为存数据的地址 BUSRAM，ARBUS ；AR指向存放操作数的RAM单元 OUTDR1 5JMP指令 ARPC，P
7、CPC+1 ；以PC的内容作为取数据的地址 BUSRAM，PCBUS ；将RAM内容送PC，实现程序转移 5.3 8位CPU的硬件系统设计 （1）用图形编辑工具设计模型CPU的顶层电路原理图。（2）根据微程序的微操作，对于所需的控制信号，确定微指令，并确定微 地址。（3）微程序流程图按微指令格式转化为“二进制微代码表”。（4）设计控制存储器LPM_ROM。（5）对模型CPU的整机硬件电路进行编译、波形仿真和调试。（6）根据仿真波形，查找故障原因，排除故障，重新编译。（7）将编译通过的电路和应用程序下载到实验台上的FPGA中，在实验台 上单步跟踪微程序的执行过程。（8）最终完成模型CPU的硬件电
8、路设计和应用程序及微程序的设计和调 试。 5.3 8位CPU的硬件系统设计 图5-3 8位CPU的顶层设计电路原理图5.3.1 CPU顶层设计 图5-4 微指令流程图 5.3.2 取指令和指令 译码 表5-6 微代码表 5.3.3 设计微代码表 ABC 000 0 0 0 0 0 0 1 1 010 0 0 0 0 0 0 1 1 020 0 0 0 0 0 0 0 1 030 0 0 0 0 0 0 0 1 040 0 0 0 0 0 0 0 1 050 0 0 0 0 0 0 1 1 061 0 0 1 0 0 0 1 1 070 0 0 0 0 0 0 0 1 100 0 0 0 0 0
9、 0 0 0 110 0 0 0 0 0 0 1 1 120 0 0 0 0 0 0 1 1 130 0 0 0 0 0 0 1 1 140 0 0 0 0 0 0 1 1 150 0 0 0 0 0 0 1 1 160 0 0 0 0 0 0 0 1 170 0 0 0 0 0 0 0 1 200 0 0 0 0 0 0 1 1 210 0 0 0 0 0 0 1 1 220 0 0 0 0 0 0 1 1 230 0 0 0 0 0 0 1 1 240 0 0 0 0 1 1 0 0 250 0 0 0 0 0 0 1 0 260 0 0 0 0 0 0 0 1微地址微指令S3 S2 S1
10、 S0 M CN WE A9 A8uA5-uA0 01811001ED82 00C048 00E00400B005 01A206 919A01 00E00D 001001 01ED83 01ED87 01ED8E 01ED96 038201 00E00F00A015 01ED92 01ED9401ED94 018001 062011 010A01 00D181000110 100 110011 010 001 110 001 110 110 110 110 000 110010 110 110 010 000 010 000 101000110 000 000000 010 101 000 0
11、00 110 110 110 110 001 000000 110 110 000 000 000 101 000100110 001 000 000 000 000 000 000 110 110 110 110 000 000000 110 110 000 000 000 000 110010000000010 001000 000100 000101 000110 000001 001101 000001 000011 000111 001110 010110 000001 001111010101 010010 010100 010000 000001 010001 000001 00
12、00015.3 8位CPU的硬件系统设计 5.3.4 建立数据通路 图5-5 模型机CPU的数据通路框图 5.3 8位CPU的硬件系统设计 5.3.5 运算器ALU的设计 图5-6 微程序控制的基本原理图 5.3.6 控制执行单元 5.3 8位CPU的硬件系统设计 5.3.7 在模型CPU中的软件执行 表5-7 示例程序 模型机的指令及编码形式 地址（16 进制）内容（16 进制）助记符说明0000IN“INPUT” R0，键盘输入数据0110ADD 0AHR0+0AH R0020A 0320STA 0BHR0 0BH040B 0530OUT 0BH0BH “OUTPUT”，显示输出数据060B 0740JMP 08H09H PC ，以08H内容为转移地址0800 0900 0A34DB 34H被加数（自定）0BXX 求和结果5.3.7 在模型CPU中的软件执行 图5-7 输入指令IN的执行过程 5.3.7 在模型CPU中的软件执行 表5-8 微指令 执行情 况 5.3 8位CPU的硬件系统设计 5.3.7 在模型CPU中的软件执行 图5-8 加法指令ADD的执行过程 5.3.8 模型CPU的硬件仿真 图5-9 模型CPU的仿真波形 5.3.8 模型CPU的硬件仿真
