计算机系统结构作业题解

上传人:飞*** 文档编号:51581559 上传时间:2018-08-15 格式:PPT 页数:128 大小:1.42MB
返回 下载 相关 举报
计算机系统结构作业题解_第1页
第1页 / 共128页
计算机系统结构作业题解_第2页
第2页 / 共128页
计算机系统结构作业题解_第3页
第3页 / 共128页
计算机系统结构作业题解_第4页
第4页 / 共128页
计算机系统结构作业题解_第5页
第5页 / 共128页
点击查看更多>>
资源描述

《计算机系统结构作业题解》由会员分享,可在线阅读,更多相关《计算机系统结构作业题解(128页珍藏版)》请在金锄头文库上搜索。

1、计算机系统结构作业题解作1.2 如有一个经解释实现的计算机,可以按功 能划分成4级。每一级为了执行一条指令需要下 一级的N条指令解释。若执行第一级的一条指令 需K(ns)时间,那么执行第2、3、4级的一条指令 各需要用多少时间(ns)?第1章解:第二级的一条指令需第1级的N条指令解释第二级的一条指令执行时间为NKns;第三级的一条指令执行时间为N2Kns;第四级的一条指令执行时间为N3Kns。本题有两个问题应特别注意:第一个问题是“上一 级”与“下一级”的关系,即哪是上一级,哪是下一 级?在图1.1中第3级是第2级的“上一级”,第1级又 是第2级的“下一级”。第二个问题是该计算机是一 个“经解

2、释实现的计算机”,上一级的程序在下一 级上实现不是经翻译完成,只能是解释。第1级 N3条指令解释第2级 N2条指令解释第3级 N条指令解释第4级 一条指令上级下级作1.3 有一个计算机系统可按功能划分成4级,各级的 指令都不相同,每一级的指令都比其下一圾的指令在 效能上强M倍,即第i级的一条指令能完成第i-1级的M 条指令的计算量。现若需第i级的N条指令解释第i+1级 的一条指令,而有一段第1级的程序需要运行Ks,问在 第2、3和4级上的一段等效程序各需要运行多长时间 (s)? 解:第2级上的一段等效程序运行时间为:第3级上的一段等效程序运行时间为:第4级上的一段等效程序运行时间为:作1.7

3、从机器(汇编)语言程序员看,哪些对应用 程序员透明?指令地址寄存器,指令缓冲器,时标发生器,条 件码寄存器,乘法器,主存地址寄存器,磁盘外 设,先行进位链,移位器,通用寄存器,中断字 寄存器。答:对机器语言程序员透明,指的是这些器件是 机器语言程序员不可修改、不可控制。因此指令 缓冲器,时标发生器,乘法器,先行进位链,移 位器。作1.6 什么是透明性概念?对计算机系统结构,下列 哪些是透明的?哪些是不透明的?存贮器的模m交叉存取;浮点数据表示;IO系统 是采用通道方式还是外围处理机方式;数据总线宽度 ;字符行运算指令;阵列运算部件;通道是采用结合 型的还是独立型的;PDP一1l系列中的单总线结

4、构; 访问方式保护;程序性中断;串行、重叠还是流水控 制方式;堆栈指令;存贮嚣最小编址单位;Cache存 贮器。 分析:有关系统结构属性所包括的内容,对系统结构 都不透明。 对于计算机系统结构透明的是:存储器的模m交 叉存取、数据总线宽度、阵列运算部件、通道是采 用结合型还是独立型、PDP-11系列的单总线结构、 串行、重叠还是流水控制方式、Cache存储器。 对于计算机系统结构不透明的是:浮点数据表示 、I/O系统是采用通道方式还是外围处理机方式、字 符型运算指令、访问方式保护、程序性中断、堆栈 指令、存储器最小编址单位。例1.1 假设将某系统的某一部件的处理速度加 快到10倍,但该部件的原

5、处理时间仅为整个 运行时间的40%,则采用加快措施后能使整 个系统的性能提高多少?解:由题意可知 fe=0.4, re=10, 根据Amdahl定律作1.13 假设高速缓存Cache工作速度为主存 的5倍,且Cache被访问命中的概率为90, 则采用Cache后,能使整个存储系统获得多高 的加速比?解:fe=0.9 ,re=5作1.11 某工作站采用时钟频率为15MHz、处理速率为 10MIPS的处理机来执行一个巳知混合程序。假定每次 存储器存取为1周期延迟、试问:(1) 此计算机的有效CPI是多少? (2) 假定将处理机的时钟提高到30MHz,但存储器子系统速率不变。这样,每次存储器存取需要

6、两个时钟周期。如果30指令每条只需要一次存储存取,而另外5每条需要两次存储存取,还假定已知混合程序的指令数不变,并与原工作站兼容,试求改进后的处理机性能。 解 (1)(2) 依题意可知:30%的指令需要一次存储存取,则 这些指令在处理器提高时钟频率之后需要增加1个时 钟周期;另外5%的指令需要增加2个时钟周期。 改进后性能提高情况可用CPU时间之比表示: 作1.15 假定利用增加向量模块来提高计算机的运 算速度。计算机处理向量的速度比其通常的运算 要快20倍,将可用向量处理部分所花费的时间占 总时间的百分比称为可向量化百分比。(1)求出加速比S和向量化百分比之间的关系式 。(2)当要得到加速比

7、为2时的可向量化百分比F为 多少?(3)为了获得在向量模式所得到的最大加速比的 一半,可向量化百分比F为多少?(2) 由(1)式有解(1): 由Amdahl定律知(1)(3) 由题意可知题1.1 某计算机系统同时采用两种措施改进性能 ,使得两个功能部件的性能分别提高到原来的 re1倍和re2 ,这两个部件在运行时使用的时间比 例分别为fe1和fe2 。试分析系统性能提高的总体 加速比。解:l例1.2 用一台4OMHz处理机执行标准测试程序 ,它含的混合指令数和相应所需的时钟周期数如 下:l指令类型 指令条数 时钟周期数l整数运算 45000 1l数据传送 32000 2l浮点运算 15000

8、2l控制传送 8000 2l求有效CPI、MIPS速率和程序的执行时间。l解:依题意可知 IN=105条,n=4题1.2 设有两台机器A和B,对条件转移采用不同 的方法。CPUA采用比较指令和条件转移指令处理 方法,若条件转移指令占总执行指令数的20, 比较指令也占20。CPUB采用比较和条件转移指 令合一的方法,占执行指令数的20。若规定两 台机器执行条件转移指令需2T,其它指令需1T。 CPUB的条件转移指令比CPUA慢25,现比较CPUA 合和CPUB哪个工作速度更快?解: CPIA=0.220.811.2 CPUA时间ICACPIATA1.2TAICAICA是CPUA的指令条数,由于C

9、PUB无比较指令 ,因此ICB=0.8 ICA,若ICA=100,则ICB=80 ,而 CPUB的条件转移指令仍是20条,所以占比例为 20/800.2525 CPIB=0.2520.7511.25又因为CPUB的TB比CPUA的TA慢25%,所以 TB=1.25TA CPUB=ICBCPIBTB0.8ICA1.251.25TA1.25TAICA 可见,CPUA时间=32+36-32=36 当两者速度同时增加1 倍时: Tcpu=64/2=32 Ti/o=18 则: T=32+18-18=32作3.10 (1)字节多路通道、数组多路通道、选择通道,它 们一般用什么数据宽度来进行通信? (2)如

10、果通道在数据传送期中选择设备需9.8us,传送一个 字节数据需0.2 us,某低速设备每隔500 us发出一个字节数 据传送请求,问至多可接几台这种低速设备?对于如下AF6 种高速设备,一次通信传送的字节数不少于1024个字节,问 哪些设备可以挂在此通道上?哪些则不能?其中AF设备每发 一个字节数据传送请求的时间间隔分别为设备设备ABCDEF发发申请间请间 隔( us)0.2 0.25 0.5 0.19 0.4 0.21解: (1) 字节通道的数据流量为:(2) 传送周期 TS+TD=3us2us=5S0号设备通道工作周期(3)通道处理完成各设备第一次服务请求的时刻:0号设备:5us,1号设备

11、:10us ,2号设备:30 us,3号设备:丢失1号设备2号设备3号设备表示设备提出申请的时刻表示通道处理完设备申请的时刻优先级次序:0号设备、1号设备、2号设备、3号设备(4) 从时间关系图中看,这个字节通道不能正常工作,因 为以现在的工作频率,不可能连接过多的设备。(5)改进的措施:1)增加此通道的工作频率;2)改变设备的优先级;3)增加一定数量的缓冲器,保存优先级低设备可能 丢失的数据。l例4.1 假设高速缓存Cache工作速度为主存 的5倍,且Cache被访问命中的概率为90, 则采用Cache后,能使整个存储系统获得多高 的加速比?解:第4章l例4.2 假设高速缓存Cache的访问

12、周期为 50ns,主存的访问周期为400ns ,且Cache 被访问命中的概率为95,则采用Cache后 ,能使整个存储系统等效的访问周期为多 少?获得多高的加速比?解:l例4.3 设某用户虚存共有8页, 主存有4页, 每页大 小为1KB. 试根据页表计算出虚地址1023和6800的 主存实地址。提示:注意页表中虚 、 实页对应关系页表虚页号 实页号 装入位0 3 11 1 12 2 03 3 04 2 15 1 06 0 17 0 0每页首地址=页号X每页大小第0页01023 第1页10242047 第2页20483071 第3页30724095 第4页40965119 第5页5120614

13、3 第6页61447167 第7页7168-8191解:页号与地址对应关系虚地址1023,虚页号为0,页内位移 为1023;根据虚页号查页表得知实页 号为3,且装入位为1。 主存实地址PA=3072+1023=4095虚地址6800,虚页号为6,页内位移 为656;根据虚页号查页表得知实页 号为0,且装入位为1。 主存实地址PA=0+656=656虚页号虚地址1024l例4.4 虚存32页, 主存16页, 每页为1KB。某时刻已 调入主存的实页与虚页对应如下: 虚页号 0 1 2 8 实页号 5 10 4 7 求虚地址0A5CH和1A5CH对应的实地址。0 0 0 1 0 0 1 0 0 1

14、0 1 1 1 0 0 主存实地址查页表(已装入)直接dp125CH0 0 0 0 1 0 1 0 0 1 0 1 1 1 0 0 单用户的虚地址PD 0A5CH解:0 0 0 1 1 0 1 0 0 1 0 1 1 1 0 0 查页表(未装入)单用户的虚地址页面失效,无对应的主存实地址。PD直接1A5CH解:用户的虚页并未装入主存中,当执行该虚页 程序时,找不到对应的实页。例4.5 虚拟存储器举例IBM370/168相等比较位数? 相等寄存器位数? 快表行数? 快表每行的位数?用户数? 每个用户虚页数? 每页大小?如何减少散列冲突 ? 快表为何采用两组 ? 相等比较的作用?224212=4K

15、 212=4KB15位 30位64行 24+24位假若一计算机的主存储器按64块组织,块大小 为8个字,高速缓存有8块。试按下述要求画图 回答问题。 (1)画出全相联映像示意图、指定标记字段 和主存地址格式。 (2)画出直接映像示意图、指定标记字段和 主存地址格式。 (3)画出2路组相联映像示意图、指定标记字段 和主存地址格式。例4.6b0 b1b7解:(1)全相联映像标记6位的高速缓存B7 B8 B9B1B0B56 B57B63主存储器(块号)标记(6位)字(3位)行号(3位) 字(3位)主存地址缓存地址 标记b0 b1b7(2)直接映像标记3位的高速缓存主存储器行号L 字w主存地址缓存地址标记B7 B8 B9B1B0B56 B57B63区0区7区号E(标记) 块号B 字W3位3位3位

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号