河科大微机原理

《河科大微机原理》由会员分享，可在线阅读，更多相关《河科大微机原理（80页珍藏版）》请在金锄头文库上搜索。

1、一、输入输出概念 计算机与外围设备交换数据称为“输入/输出”。CPU与外围设备之间的信息交换需通过一个中间环节，这 个中间环节叫外设接口电路（简称接口）。CPU与外设交换的信息包括以下三类：1、数据信息 2、状态信息3、控制信息 . .输入和输出输入和输出n 数据信息又分为三种类型 ：数字量，开关量，模拟量 。n 状态信息反映外设当前所处的工作状态。n 控制信息是由CPU发出的、用于控制接口工作方式 或外设的启动和停止的信息。状态信息、控制信息和数据信息，通常都是以数 据形式通过数据总线传送的。 一、输入输出概念端口：接口电路中有分别存放不同信息的寄存器 ，称为端口，可由CPU进行读写操作。状

2、态信息、控制信息和数据信息就存放在接口里 的不同端口中，可分“数据口”、“状态口”和“控制口 ”。一个外设接口中常有若干个端口，而每个端口 对应一个不同于别的端口的地址。CPU通过地址进行读写操作。 一、输入输出概念（续）二、I/O端口的寻址方式计算机I/O端口的寻址方式有两种I/O指令寻址 和存储器映象I/O寻址。1、I/O指令寻址方式 用专用的IN和OUT指令访问I/O端口；存储器单元 与I/O端口分别独立编址，允许它们出现地址重叠现象 。 8086 CPU即属于这种方式，有IN和OUT指令。可寻址220= 1M个内存单元内存范围00000 FFFFFH内存单元的地址有5种寻址方式可寻址2

3、16= 64 K个I/O端口I/O端口范围0000 FFFFHI/O端口的地址由一个8位二进制 数直接寻址或DX寄存器间接寻址I/O 空 间内 存 空 间8086 CPU采用I/O端口与存储器分别独立编址所有访问存储器的指令均可用于访问I/O端口；存储器和I/O端口共用一个地址空间；即存储器单元与I/O端口统一编址，也就是将每个端口作为存储器的一个单元对待。 2、存储器映象的I/O寻址1. 输入指令INport 为数字形式的端口地址, 大小为0255 或0FFH三、8086的I/O指令(1) IN AL，28H 若 (28H端口) = 1010 1111B执行后 (AL) = (28H端口)

4、= 0AFH(2) IN AX，28H若 (28H端口)= 1010 1111B (29H端口)= 0101 0000B执行后 (AL) = (28H端口) = 0AFH(AH) = (29H端口) = 50H输入指令IN：(3) MOV DX， 300HIN AL，DX若 (300H端口)= 69H执行后 (AL) = (300H端口) = 69Hport 为数字形式的端口地址, 大小为0255 或0FFH2. 输出指令OUT(1) OUT 21H, AL若(AL)= 1100 1100B执行后 （21H端口) = 0CCH(2) MOV DX ， 21BHOUT DX， AL若（AL）=

5、1010 0110B执行后 (21BH端口)= (AL) = 0A6H输出指令OUT：1. 1. 无条件传送无条件传送（CPU与外设同步工作）：外部控制过程各种动作时间是固定的，而且是 已知的。2. 2. 查询方式查询方式（CPU与外设不同步工作）：传送前，先查询外设状态，准备好才传送， 否则CPU处于等待状态。四、I/O数据传送的控制方式3.3.中断方式中断方式：外设与CPU处于并行工作，一旦外设准备好，外设向CPU发中断申请，条件具备，CPU暂停原 程 序执行，响应中断，外设与CPU串行工作。4.DMA4.DMA方式方式（高速I/O及成组交换数据）：CPU不干予，由硬件实现存储器与外设之间

6、交换数据，称直接存取存储器。四、I/O数据传送的控制方式（ 续）5.I/O5.I/O处理机方式处理机方式：直接由I/O处理机控制完成。四、I/O数据传送的控制方式（ 续） 实现方法CPU不查询外设工作状态，与外设速度的匹配 通过在软件上延时完成，在程序中直接用I/O指 令，完成与外设的数据传送 特点1. 适用于外设动作时间已知，在CPU与外设进 行数据传送时，外设保证已准备好的情况。2. 软硬件十分简单。1、无条件传送方式 (同步传送方 式)D70数据总线地址总线端 口 译 码 器M/IOWRRD输 出 锁 存 器输 入 锁 存 器至输出设备自输入设备无条件传输方式2.查询传送方式 实现方法：

7、在与外设进行传送数据前，CPU先查询外设 状态，当外设准备好后，才执行I/O指令，实 现数据传送 特点：1. CPU通过不断查询外设状态，实现与外设的 速度匹配2. CPU的工作效率低输 入 设 备锁 存 器数 据 缓 冲 器三 态 缓 冲 器RQD+5V地址 译码REDAY选 通数据数据地址 总线RDM/IORD查询输入接口（图）输 出 设 备数 据 锁 存 器RQD+5V状 态 寄 存 器端口 译码数据ACK选通信号 WRBUSY地址 总线 RD M/IO数据总线查询输出接口（图）NY从状态端口读入状态信息从数据端口传送一个数据外设准备好否 ？v 查询传送方式，编程流程： 实现方法：1.

8、当外设准备好，向CPU发出中断请求2. CPU在满足响应中断的条件下，发出中 断响应信号；3. CPU暂停当前的程序，转 去执行中断服 务程序，完成与外设的数据传送；4. CPU从中断服务程序返回，继续执行被 中断的程序3、中断传送方式中断服务程序发申请中断服务程序发申请外 设中断方式下 CPU执行程序流程u 外设准备数据，CPU执行程序,CPU与外设并行工作；u 一旦外设准备就绪，外设向CPU发中断申请，CPU暂停原程序执行，响应中断，进行数据传输。此时，CPU与外设是串行工作。使用中断方式时: 实现方法：1. 由专用接口芯片DMA控制器 (称DMAC) 控制传送过程，2. 当外设需传送数据

9、时，通过 DMAC向CPU发出总线请求；3. CPU发出总线响应信号，释放总线；4. DMAC接管总线，控制外设、内存之间直接数据传送。4、DMA 传送方式(直接存储器存取方式 )CPUDMAC内存外设总线 响应总线 请求DMA 传送方式过程（图） DMA传送方式的特点1. 外设和内存之间，直接进行数据传送，不通过CPU, 传送效率高。 适用于在内存与高速外设、或两个高速外设之间进行大批量数据传送。2. 电路结构复杂，硬件开销较大。在I/O处理机方式中，I/O处理机几乎接管了原来 由CPU承担的管理和控制输入/输出的全部功能。I/O 处理机有自己的指令系统，也能独立地执行程序，能 对外设进行控

10、制，对输入/输出过程进行管理，并能 进行信息的变换、装配、拆卸和数码检验等多种操作 。同时，它还可以向CPU报告外设和外设控制器的状 态，对状态进行分析，并对输入/输出系统中出现的 各种情况进行处理，上述操作均是与CPU并行工作的 。 5、I/O处理机方式5.2 中断一、中断和中断源1、什么是中断？在CPU正常运行程序时，由于内部或外部某个非预料事件的发生，使CPU暂停正在运行的程序，而转去执行处理引起中断事件的程序，然后再返回被中断了的程序，继续执行。这个过程就是中断。中断服务程序1中断服务程序 2非预料事件1CPU执行流程非预料事件 22、什么是中断源？n引起中断的因素很多，将发出中断申请

11、的外设或内部原因,称为中断源n 例：硬件故障；n 例：外围设备；n 例：软件中断。（1）实现CPU和多个I/O设备并行工作（2）具有处理应急事件能力（3）可实现实时处理（4）实现多处理机系统中各处理机之间的协调（5）可实现人工干预（人机对话）。 3、中断的作用？n早期中断概念的引入，是为解决CPU与外设间的速度匹配问 题，提高CPU 的工作效率。中断源主要是由外部硬件产生。n当今的中断技术，不再限于外部硬件产生中断(称硬件中断 或外中断 )，还可由CPU内部产生 (如被零除操作)，或者由程序预先安排,即由指令调用中断服务程序 （称软件中断或内中断）。二、中断的基本类型1、硬件中断和软件中断（自

12、愿和强迫中断）2、向量和非向量中断3、可屏蔽和不可屏蔽中断 4、单重和多重中断1、硬件中断和软件中断三、中断请求的提出和传送1、中断源的建立 通过触发器或寄存器保存中断信号。2、中断请求信号的传送 单线中断、多线中断 、多线多级中断 。是指有多个中断同时发生时，CPU对中断源响应的次序。 给每个中断源指定一个优先权，称为中断优先权 当多个中断源同时发出中断请求时，CPU按照中断优先权的高低顺序,依次响应。解决中断优先级的方法有以下几种： 1、软件查询法 2、硬件排队判优法 四、中断优先级当中断源向CPU发出中断请求后，CPU中止执 行现行程序转去为该中断源服务，这个过程称为中 断响应。 CPU

13、响应中断必须满足下列条件 ：1、中断源有中断请求2、CPU允许中断 3、CPU在现行指令结束后响应中断五、中断响应1、中断处理过程 ：（1）关中断； （2）保存断点和现场（3）判别中断源，并转入相应的中断服务程序。 （4）开中断 ； （5）执行中断服务程序 （6）关中断； （7）恢复现场（8）开中断 ； （9）中断返回 2、多重中断处理 处理中断源，完成其所要求功能的程序， 称中断服务程序（中断例行程序、中断子程）。六、中断处理七、中断服务程序CPU执行流程中断服务程序1中断服务程序2非预料事件2非预料事件1非预料事件是指事件发生的时间无法预知，即中断源何时产生中断不确定，是随机的。但事件的性

14、质及处理方法则是已知的， 确定的，即中断服务程序是事先编写好的, 只是何时执行未知。中断源产生中断的随机性，使中断服务程序的执行也具有随机性，即何时执行中断服务程序不是在程序中安排好的。u断点:是指CPU执行的现行程序被中断时的下一条指令的地址,又称断点地址。u中断现场:是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。八、断点和中断现场八、断点和中断现场1000:150H、 MOV AX, 0 ADD AX, DX MOV DI , AX 、 、 、 、 、 PUSH AX、 IRETCPU在执行此指令时， 某中断源发申请中断; CPU在执行完该指令后 ， 转去

15、执行中断子程 地址1000:150H为断点断点概念:1000:150H、 MOV AH, 01 INT 21H CMP AL, 0Dh 、 、 、 、 、 PUSH AX、 IRET用指令调用中断程序软件中断 用指令 调用中断程序5.3 8086的中断系统1 1、内中断（软中断）、内中断（软中断）指CPU执行某些特殊操作或由INT指令引起的中断 被零除操作或OF=1时执行INTO指令引起 使用DEBUG中的单步或断点设置操作引起 执行INTn 指令引起一、一、 8086 CPU8086 CPU的中断分类的中断分类按中断源的不同，中断分为内中断和外中断。指外部芯片通过CPU的INTR引脚或NMI引脚发出中断申请引起的中断。当INTR上有高电平信号当NMI上有上升沿信号8 0 8 6GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND最小组态VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 (HIGH)(SSO) MN/MX RD RQ/GT0(HOLD) RQ/GT1(HLDA) LOCK(WR) S2(IO/M) S1(DT/R) S0(DEN) QS0(ALE) QS1(INTA) TEST READY RESET2 2、外中断（硬中断）、外中