《DDRDDR2DDR3简介》由会员分享，可在线阅读，更多相关《DDRDDR2DDR3简介（6页珍藏版）》请在金锄头文库上搜索。
1、DDR DDR2DDR3 简介 DDR是一种继SDRAM 后产生的内存技术，DDR ，英文原意为“ DoubleDataRate”，顾名思义，就是双数据传输模式。之所以称其为“双”，也就意味着有“单”，我们日常所使用的SDRAM都是“单数据传输模式”，这种内存的特性是在一个内存时钟周期中，在一个方波上升沿时进行一次操作( 读或写 ) ，而 DDR则引用了一种新的设计，其在一个内存时钟周期中，在方波上升沿时进行一次操作，在方波的下降沿时也做一次操作，之所以在一个时钟周期中，DDR则可以完成SDRAM 两个周期才能完成的任务，所以理论上同速率的DDR内存与 SDR内存相比，性能要超出一倍，可以简单
2、理解为100MHZ DDR=200MHZ SDR。DDR内存不向后兼容SDRAM DDR内存采用184 线结构， DDR 内存不向后兼容SDRAM ，要求专为DDR设计的主板与系统。DDR-II 内存将是现有DDR-I 内存的换代产品，它们的工作时钟预计将为400MHz或更高（包括现代在内的多家内存商表示不会推出DDR-II 400的内存产品）。从JEDEC 组织者阐述的DDR-II 标准来看，针对PC等市场的 DDR-II 内存将拥有400- 、533、667MHz等不同的时钟频率。高端的 DDR-II 内存将拥有800-、1000MHz两种频率。 DDR-II 内存将采用200- 、 22
3、0-、240- 针脚的 FBGA封装形式。 最初的 DDR-II 内存将采用0.13 微米的生产工艺，内存颗粒的电压为 1.8V，容量密度为512MB 。 DDR-II将采用和 DDR-I 内存一样的指令，但是新技术将使DDR-II内存拥有 4 到 8 路脉冲的宽度。 DDR-II 将融入 CAS 、OCD 、ODT等新性能指标和中断指令。 DDR-II 标准还提供了4 位、 8 位 512MB内存 1KB的寻址设置，以及16 位 512MB内存 2KB的寻址设置。DDR-II 内存标准还包括了4 位预取数（ pre-fetch of 4 bits）性能， DDR-I 技术的预取数位只有 2
4、位。DDR3的市场导入时间预计为2006 年下半，最高数据传输速度标准较达到1600Mbps。不过，就具体的设计来看，DDR3与 DDR2的基础架构并没有本质的不同。从某种角度讲， DDR3是为了解决 DDR2发展所面临的限制而催生的产物。由于 DDR2的数据传输频率发展到800MHz时，其内核工作频率已经达到200MHz ，因此再向上提升较为困难，这就需要采用新的技术来保证速度的可持续发展性。另一方面， 也是由于速度提高的缘故，内存的地址/ 命令与控制总线需要有全新的拓朴结构，而且业界也要求内存要具有更低的能耗，所以，DDR3要满足的需求就是：更高的外部数据传输率更先进的地址 / 命令与控制
5、总线的拓朴架构在保证性能的同时将能耗进一步降低为了满足上述要求，DDR3在 DDR2的基础上采用了以下新型设计：8bit预取设计， DDR2为 4bit预取，这样DRAM 内核的频率只有接口频率的1/8 ，DDR3-800的核心工作频率只有100MHz 采用点对点的拓朴架构，减轻地址/ 命令与控制总线的负担采用 100nm以下的生产工艺，将工作电压从1.8V 降至 1.5V，增加异步重置（Reset）与 ZQ校准功能。下面我们通过DDR3与 DDR2 的对比，来更好的了解这一未来的DDR SDRAM 家族的最新成员。DDR3与 DDR2的不同之处1、逻辑 Bank 数量DDR2 SDRAM 中
6、有 4Bank 和 8Bank 的设计，目的就是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步， 因此起始的逻辑Bank 就是 8 个，另外还为未来的16 个逻辑 Bank 做好了准备。2、封装（ Packages）DDR3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78 球 FBGA封装， 16bit芯片采用96 球 FBGA封装，而 DDR2则有 60/68/84球 FBGA封装三种规格。并且DDR3必须是绿色封装，不能含有任何有害物质。3、突发长度（ BL，Burst Length）由于 DDR3的预取为 8bit ，所以突发传输周期（BL，Burst
7、 Length）也固定为8，而对于DDR2和早期的DDR架构的系统， BL=4也是常用的，DDR3为此增加了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12 地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如 4bit顺序突发）。3、寻址时序（ Timing ）就像 DDR2从 DDR 转变而来后延迟周期数增加一样，DDR3的 CL周期也将比DDR2有所提高。DDR2的 CL范围一般在2 至 5 之间
8、， 而 DDR3则在 5 至 11 之间，且附加延迟（AL）的设计也有所变化。 DDR2时 AL的范围是 0 至 4，而 DDR3 时 AL有三种选项， 分别是 0、CL-1 和 CL-2。另外， DDR3还新增加了一个时序参数写入延迟（CWD ），这一参数将根据具体的工作频率而定。4、新增功能重置（Reset ）重置是 DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM 业界已经很早以前就要求增这一功能，如今终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当 Reset 命令有效时，DDR3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在Reset
9、 期间， DDR3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。5、新增功能ZQ校准ZQ也是一个新增的脚，在这个引脚上接有一个240 欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（ODCE ，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。 当系统发出这一指令之后，将用相应的时钟周期 （在加电与初始化之后用512 个时钟周期， 在退出自刷新操作后用256 时钟周
10、期、 在其他情况下用 64 个时钟周期）对导通电阻和ODT电阻进行重新校准。6、参考电压分成两个对于内存系统工作非常重要的参考电压信号VREF ，在 DDR3系统中将分为两个信号。一个是为命令与地址信号服务的VREFCA ，另一个是为数据总线服务的VREFDQ ，它将有效的提高系统数据总线的信噪等级。7、根据温度自动自刷新（SRT ，Self-Refresh Temperature）为了保证所保存的数据不丢失，DRAM 必须定时进行刷新，DDR3也不例外。不过，为了最大的节省电力， DDR3采用了一种新型的自动自刷新设计（ASR ，Automatic Self-Refresh）。当开始 ASR
11、之后，将通过一个内置于DRAM 芯片的温度传感器来控制刷新的频率，因为刷新频率高的话， 消电就大， 温度也随之升高。而温度传感器则在保证数据不丢失的情况下，尽量减少刷新频率，降低工作温度。不过DDR3的 ASR是可选设计，并不见得市场上的DDR3内存都支持这一功能，因此还有一个附加的功能就是自刷新温度范围（ SRT ，Self-Refresh Temperature ）。通过模式寄存器，可以选择两个温度范围，一个是普通的的温度范围（例如 0至 85），另一个是扩展温度范围，比如最高到95。对于DRAM 内部设定的这两种温度范围， DRAM 将以恒定的频率和电流进行刷新操作。8、局部自刷新（RA
12、SR ，Partial Array Self-Refresh）这是 DDR3的一个可选项， 通过这一功能， DDR3内存芯片可以只刷新部分逻辑Bank，而不是全部刷新，从而最大限度的减少因自刷新产生的电力消耗。这一点与移动型内存（Mobile DRAM ）的设计很相似。9、点对点连接（P2P，Point-to-Point）这是为了提高系统性能而进行了重要改动，也是与 DDR2系统的一个关键区别。在 DDR3系统中，一个内存控制器将只与一个内存通道打交道，而且这个内存通道只能一个插槽。因此内存控制器与DDR3内存模组之间是点对点（P2P ，Point-to-Point）的关系（单物理Bank 的
13、模组），或者是点对双点（P22P ， Point-to-two-Point）的关系（双物理Bank 的模组），从而大大减轻了地址/ 命令 / 控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM （台式 PC ）、 SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2 （服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2 （高级内存缓冲器）。不过目前有关 DDR3内存模组的标准制定工作刚开始，引脚设计还没有最终确定。除了以上9 点之外， DDR3还在功耗管理，多用途寄存器方面有新的设计，但由于仍入于讨论阶段，且并不是太重要的功能，在此就不
14、详细介绍了。下面我们来总结一下DDR3与 DDR2之间的对比：DDR2与 DDR3规格对比，业界认为DDR3-800将被限定于高端应用市场，这有点像当今DDR2-400 的待遇，预计DDR3在台式机上将以1066MHz的速度起步从整体的规格上看，DDR3在设计思路上与DDR2 的差别并不大，提高传输速率的方法仍然是提高预取位数。但是，就像DDR2和 DDR 的对比一样，在相同的时钟频率下，DDR2 与 DDR3的数据带宽是一样的，只不过 DDR3的速度提升潜力更大。所以初期我们不用对DDR3抱以多大的期望，就像当初我们对待DDR2一样。当然，在能耗控制方面，DDR3显然要出色得多，因此将可能率
15、先受到移动设备的欢迎，就像最先欢迎DDR2内存的不是台式机，而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也将经历一个慢热的过程备注：CAS = Channel Associated Signaling，通道 合并信号，一类电脑通讯信号OCD （ Off-Chip Driver ） ：也就是所谓的离线驱动调整， DDR II 通过 OCD 可以提高信号的完整性。DDR II通过调整上拉（pull-up ） /下拉（ pull-down）的电阻值使两者电压相等。使用OCD 通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。ODT 是内建核心的终结电阻
16、器。我们知道使用DDRSDRAM的主 板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数 据线 的信 号比和 反射 率， 终结电 阻小 则数 据线信 号反 射低 但是信 噪比 也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。CL 即 CAS 潜伏时间（见下面解释）内存参数中CL是什么意思？CL 是 CAS Latency的缩写，一般翻译成CAS 潜伏时间，是在北桥(Intel)/CPU(AMD最近的 CPU)读取内存数据时的一个参数，这个参数对于内存的性能有比较大的影响。CAS 是内存信号中的一个信号，读取内存的具体过程是这样的：有行 (RAS#) 列(CAS#)两条信号，类似于我们的方格纸的行和列，要读取内存数据时，
