嵌入式硬件设计

《嵌入式硬件设计》由会员分享，可在线阅读，更多相关《嵌入式硬件设计（51页珍藏版）》请在金锄头文库上搜索。

1、 嵌入式系统 An Introduction to Embedded System第四课 嵌入式系统硬件设计陈文智 浙江大学计算机学院1课程大纲 嵌入式体系结构设计 嵌入式存储器设计 IO设计 SOC2嵌入式系统的软/硬件框架3嵌入式系统的设计步骤4嵌入式系统的设计步骤p系统需求分析 p体系结构设计 p硬件/软件协同设计 p系统集成 p系统测试5嵌入式系统的硬件体系结构6课程大纲 嵌入式体系结构设计 嵌入式存储器设计 IO设计 SOC7存储器的几个相关性能指数p容量存储器容量用S=Wlm表示，W为存储器字长，l为 存储器字数，m则为存储器体数 p速度访问时间(access time)Ta：从存

2、储器接到读请求到 所读的字传送到数据总线上的时间间隔存储周期Tm：连续两次访问存储器之间所必需的最小 时间间隔。一般Tm Ta存储带宽Bm：存储器被连续访问时所提供的数据传输 速流，单位是位(或字节）/秒 p价格 存储器的价格通常用单位字节价格来表示，若总容量 为S的存储器的总价格为C，则单位字节价格cC/S8存储器设计目标p高速度 p大容量 p低价格9设计目标实现依据p存储器的工艺实现技术有了突飞猛进的发展，高速、大容 量、低价的存储器件以惊人的速度生产出来 p所有程序都具有这样的行为特性：空间和时间局部性 p90/10原理：一个程序的90时间是消耗在10的代码上 p根据以上局部性原则（Th

3、e Principle of Locality）， 就可以利用各种不同的价格、速度、容量的存储器的组合设 计出一个多层次（multiple level）存储系统 10存储器层次结构p在嵌入式系统中所用到的存储器主要有：触发器（ Flip-Flops and Latches）、寄存器（Register Files ）、静态随机访问存储器（SRAM）、动态随机访问存储 器（DRAM）、闪速存储器（FLASH）、磁盘（Magnetic Disk）等 p这些存储器的速度，为触发器最快，寄存器次之， SRAM再次，DRAM较慢，然后是FLASH，磁盘最慢p价格正好反之，磁盘的每兆字节价格最便宜，触发器

4、最贵11存储器层次结构图12存储器层次结构的特性 p第一，数据的包含性，即上层的数据，在下一 层中都能找到。p第二，下层存储器将自己的地址映射到高层的 存储器。13存储器层次结构几个基本概念p块（Block）:相邻两级间的信息交换单位 p命中（Hit）：相邻两层存储层次中，访问地址可以 直接在高层存储器中访问到 p命中时间(hit time)：访问高层存储器所需的时间 ，其中包括本次访问是命中还是失效的判定时间 p命中率（Hit Rate）：相邻两层存储层次中，访问 地址可以直接在高层存储器中访问到的概率 p失效率（Miss Rate）：等于1命中率 p失效损失(miss penalty)：用

5、低层存储器中相应的 块替换高层存储器中的块，并将该块传送到请求访问 的设备（通常是CPU）的时间14存储器层次结构的性能 p评价存储器层次结构的性能参数是平均存储访问时间 (average memory-access time) 平均存储访问时间命中时间 失效率 失效损失p当块大小过小时，失效率很高 p当高层存储器容量保持不变时，失效率有一最低限值， 此时块大小的变化对失效率没有影响 p当块大小超过某定值后，（这一定值又称为污染点），失效率呈现随块大小增加而上升的趋势 15CACHE的地址映射方式 p全相联Cache 在全相联Cache中，存储的块与块之间，以及存储顺序或保存的 存储器地址之间

6、没有直接的关系 p直接映像Cache 直接映像Cache不同于全相联Cache，地址仅需比较一次。在直接 映像Cache中，由于每个主存储器的块在Cache中仅存在一个位置 ，因而把地址的比较次数减少为一次 p组相联Cache 组相联Cache是介于全相联Cache和直接映像Cache之间的一种结 构。这种类型的Cache使用了几组直接映像的块，对于某一个给 定的索引号，可以允许有几个块位置，因而可以增加命中率和系 统效率 16Cache与DRAM存取的一致性控制 pCACHE读取 贯穿读出式(Look Through) 旁路读出式(Look Aside） pCACHE写 写通式(Write

7、Through) 回写式(Copy Back)17主存简介 p主存是非常重要存储和记忆部件，用以存放 数据和程序p主存大都采用DRAM芯片实现 p一般说来，容量越大速度越快的存储器就能 给系统带来越高的性能p与微机相比，嵌入式系统的主存一般比较小p同时在有些嵌入式系统中也有用Flash存储器 作为主存使用的情况18DRAM与SRAM主要差别 p对DRAM芯片来说，在读出数据之后还需重新写回 数据，因而它的访问延迟和存储周期不同。SRAM的 访问时间与存储周期则没有差别p为防止信息丢失，DRAM需要定期刷新每个存储单 元，SRAM却不需要pDRAM设计强调容量，而对SRAM设计来说，容量和 速度

8、同样重要p就可以比较的存储器设计技术而言，DRAM的容量 大概为SRAM的16倍，而SRAM的存储周期比DRAM的约 快816倍 19地址转换和存储保护 p用户编程时使用的地址称为逻辑地址（相对地址）p把程序在内存中的实际地址称为物理地址（绝对地址）p为了保证程序的正确运行必须把程序和数据的逻辑地址 转换为物理地址，这一工作称为地址转换或重定位 p静态重定位 在作业装入时由作业装入程序实现地址转换 p动态重定位 在程序执行时实现地址转换 20虚拟存储器 p虚拟存储器（Virtual Memory）技术是一种通过硬件和 软件的综合来扩大用户可用存储空间的技术 p虚拟存储器主要是为了满足应用程序对

9、高速大容量主存 的需求 p虚拟存储器实现的重定位是由一个地址映象表机构完成 p虚拟存储器还提供存储共享和保护机制 21闪速存储器(FLASH) p相对传统的EEPROM芯片，这种芯片可以用电气的方法 快速地擦写 p由于快擦写存储器不需要存储电容器，故其集成度更 高，制造成本低于DRAM p它使用方便，既具有SRAM读写的灵活性和较快的访问 速度，又具有ROM在断电后可不丢失信息的特点，所以快 擦写存储器技术发展最迅速 22NOR技术pNOR技术闪速存储器是最早出现的Flash Memory，它源于传统的EPROM器件，具有可靠性高、随机读取速度快的优势，在擦除和编程操作较少而直接执行代码的场合

10、，尤其是纯代码存储的应用中广泛使用，如PC的BIOS固件、移动电话、硬盘驱动器的控制存储器等。p由于NOR技术Flash Memory的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR技术显得力不从心。23NAND技术pNAND技术Flash Memory具有以下特点： 以页为单位进行读和编程操作，具有快编程和快擦除的功能，其块 擦除时间是2ms；而NOR技术的块擦除时间达到几百ms。 数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能 按字节随机编程。 芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，将

11、很快突破每兆字节1美元的价格限制。 芯片包含有失效块，其数目最大可达到335块。失效块不会影响有 效块的性能。 pSamsung公司在1999年底开发出世界上第一颗1Gb NAND技术闪速 存储器。 p基于NAND的存储器可以取代硬盘或其他块设备。24AND技术pAND技术是Hitachi公司的专利技术pAND技术与NAND一样采用“大多数完好的存储器”概念pHitachi和Mitsubishi公司采用0.18m的制造工艺，并结合 MLC技术，生产出芯片尺寸更小、存储容量更大、功耗更低的 512Mb-AND Flash Memory，再利用双密度封装技术DDP，将2片 512Mb芯片叠加在1片

12、TSOP48的封装内，形成一片1Gb芯片pHN29V51211T具有突出的低功耗特性，读电流为2mA，待机电流 仅为1Ap由于其内部存在与块大小一致的内部RAM 缓冲区，使得AND技 术不像其他采用MLC的闪速存储器技术那样写入性能严重下降25由EEPROM派生的闪速存储器pEEPROM具有很高的灵活性，可以单字节读写，但存储密 度小，单位成本高。 p部分制造商生产出另一类以EEPROM做闪速存储阵列的 Flash Memory，如ATMEL、SST的小扇区结构闪速存储器（ Small Sector Flash Memory）和ATMEL的海量存储器（ Data-Flash Memory）。

13、p这类器件具有EEPROM与NOR技术Flash Memory二者折衷 的性能特点： 读写的灵活性逊于EEPROM，不能直接改写数据 与EEPROM比较，具有明显的成本优势 存储密度比EEPROM大，但比NOR技术Flash Memory小26课程大纲 嵌入式体系结构设计 嵌入式存储器设计 IO设计 SOC27总线p总线的带宽 总线的带宽指的是一定时间内总线上可传送的数据量，即我 们常说的每秒钟传送多少MB 的最大稳态数据传输率。与总 线带宽密切相关的两个概念是总线的位宽和总线的工作时钟 频率。 p总线的位宽 总线的位宽指的是总线能同时传送的数据位数，即我们常说 的32 位、64 位等总线宽度

14、的概念。总线的位宽越宽则总线 每秒数据传输率越大，也即总线带宽越宽。 p总线的工作时钟频率 总线的工作时钟频率以MHz 为单位，工作频率越高则总线工 作速度越快，也即总线带宽越宽。28ISApIBM 公司于1981 年推出的基于8 位机PC/XT 的总 线，称为PC 总线 p为了能够合理地开发外插接口卡，由Intel 公司 ，IEEE 和EISA 集团联合开发了与IBM/AT 原装机总 线意义相近的ISA 总线 pISA总线有98只引脚。其中62 线的一段基于8 位 的PC 总线，可以独立使用，连接8位的扩展卡，而 62 线与36线相加后就扩展成标准的16位ISA，连接16位的扩展卡 29PC

15、Ip1991 年下半年，Intel公司首先提出了PCI 的概念p并联合IBM、Compaq、AST、HP、DEC 等100 多家公 司成立了PCI 集团，其英文全称为：Peripheral Component Interconnect Special Interest Group( 外围部件互连专业组)，简称PCISIGpPCI有32位和64位两种，32位PCI 有124 引脚，64位 有188引脚，目前常用的是32位PCIp32 位PCI的数据传输率为133MBs，大大高于ISA30SPI总线 p串行外围设备接口SPI（serial peripheral interface）总线技术是Mot

16、orola 公司推出的一种同步 串行接口 pSPI 总线是一种三线同步总线，因其硬件功能很强 p总线上可以连接多个可作为主机的MCU，装有SPI 接口 的输出设备，输入设备如液晶驱动、A/D 转换等外设p也可以简单连接到单个TTL 移位寄存器的芯片p总线上允许连接多个能作主机的设备，但在任一瞬间 只允许有一个设备作为主机 31PC104总线 p1992年IEEE 开始着手为PC 和PC/AT 总线制定一个精简 的IEEEP996 标准（草稿），PC104 作为基本文件被采纳 ，叫做IEEE P996.1 兼容PC 嵌入式模块标准 pPC104有两个版本：8 位和16 位，分别与PC 和PC/AT 相对应 pPC104PLUS 是专为PCI 总线设计的，可以连接高速外接 设备 32CAN总线pCAN，全称为“Controller Area Network”，即控制器 局域网，是国际上应用最广泛的现场总线之一 pCAN