《简易频率计设计(pld)_付》由会员分享，可在线阅读，更多相关《简易频率计设计(pld)_付（19页珍藏版）》请在金锄头文库上搜索。
1、 综合实验： 数字频率计设计一个8位数字频率计，频率测量范围10Hz到25MHz，测量精度为1Hz；并将测量结果用8个数码管显示。一、实验目的二、实验内容1. 掌握多个数码管动态扫描显示的原理及设计方法。 2. 进一步了解时序电路的设计方法，掌握多位计数器相连的设计方法。 3. 掌握可编程设计的层次化设计方法，能熟练使用原理图方法从设计工程和库中调用元件，实现各元件的连接。三、程序设计思路根据系统时钟采用分频电路，分出计数闸门信号，动态扫描频率信号；在单位闸门时间（1秒）内对被测信号进行计数，计数值即为信号的频率；利用闸门信号的边沿控制锁存和清零。根据测量原理，将整个系统分为四个模块：闸门、扫
2、描信号信号模块，8个十进制计数级联模块，锁存器模块，动态扫描译码模块。三、程序设计思路标准 时钟闸门 扫描 模块计数 模块锁 存 器锁存待测信号1S GATECLRDELAYDELAY动 态 扫 描ENCLK图2 设计框图显示3.1 闸门扫描模块（test_time)闸门扫描信号模块的作用是产生测频所需要的各种时钟控制信号，主要有1秒的闸门信号，数码管扫描时钟，被测方波信号（实验条件的原因，被测信号内部产生，实际可以外接）。3.1 部分代码（test_time)3.2 8位十进制计数器模块（fre_measure)8位十进制计数器模块的作用是在1秒的闸门时间内，对被测信号进行计数，同时待计数结
3、果锁存后，对计数器清零。为便 于测试，设计带置数功能，置数按键有效时，数码管又高到低 依次显示76543210。(部分代码)fre_measure3.3 8个4位数据锁存器模块（suocun_frq)8个4位数据锁存器模块的作用是对测频的结果进行锁存，避免数码管数据更新闪烁。考虑到触发保存和计数值清零的时序 ，利用闸门时间信号反相的边沿（上升沿）触发锁存器。（代码）suocun_frq3.4 扫描译码模块（scan_decode)扫描译码模块的作用是对数码管进行动态扫描，并将计数器的计数值进行7段译码，送数码管显示（实验板上是共阴数码管）。3.5 顶层设计（plj.gdf)顶层设计是将底层的4
4、个模块采用原理图输入方式进行有序连接，实现对信号的频率测量，并显示。引脚锁定： 数码管： a(pin_171) b(pin_174) c(pin_176) d(pin_181) e(pin_183) f(pin_185) g(pin_187) DR(pin_189) 共阴极数码管片选：LED_SEL2 (pin_199) LED_SEL1 (pin_197) LED_SEL0 (pin_195) 芯片：Cyclone III，EP3C16Q240C8四、提示系统时钟： CLK(pin_33) LOAD (pin_72) 试验箱数码管电路图数码管是4位8段共阴极型，引脚6、8、9、12为位选端，对应 从右至左的4位数码管的共阴极，低电平有效；引脚11、7、4、2 、1、10、5、3对应数码管的ag、DR等8段LED灯，高电平亮。五、实验报告要求1.画出顶层原理图2.对照频率计波形图分析电路工作原理 3.写出各功能模块的VHDL语言源程序 4.书写实验报告时应结构合理，层次分明，在分析时注意语言的流畅。
