数字显示频率计的设计

《数字显示频率计的设计》由会员分享，可在线阅读，更多相关《数字显示频率计的设计（58页珍藏版）》请在金锄头文库上搜索。

1、数字显示频率计的设计 电气学院电工电子基础中心可编程逻辑器件（PLD）设计方案数字显示频率计的研制过程二、设计步骤选择可行的方案，进行单元 电路设计三、安装(下载)调试先进行单元电路的调 试，然后进行产品的调试。四、总结整理实验总结报告一、设计要求确定产品的性能指标一、设计要求用PLD器件ispLSI1016及4只7段动态显示数码 管（一只用于量程显示）设计一只数字频率计，要求 ： 测频范围10.0Hz9.99KHz； 测量误差小于等于1%。 响应时间不大于15秒。 具有超量程显示功能。 频率计分成三个频段进行设计 ：序号频率范围显示 110.0Hz99.9Hz 2100Hz999Hz31.0

2、0KHz9.99KHz二、设计步骤l 设计一个具有异步清零、计数/保持功能的 101010进制加法计数器。 l 设计频率计的控制电路，要求能产生10秒、1秒 的闸门用相应的清零、锁存脉冲。 l 设计频率计的自动量程转换电路，要求能手动控 制频段转换，超量程显示。将上述设计构成频率测 量电路，并进行测试。 l 设计12位信号锁存电路、动态选通电路、显示电 路、译码电路。构成一个完整的显示控制电路，并 进行测试。 l 最终实现自动频段转换的3位数显频率计。四、实验总结报告频率计设计要求及方案分析。频率计的整体设计思想及设计框图。提供频率计单元电路（计数器、控制电路、自动量程转 换电路、显示选通电路

3、等）的具体设计说明、源程序及整体 设计电路图。频率计设计的重要调试过程，遇到具体问题的解决方法 。记录您设计的频率计的测频结果（高中低三频段） ，并对测频精度、响应速度及量程转换过程等作出分析。您对扩大本频率计的功能提高频率计的性能有何设想 （要提供设计思路）？谈谈用PLD器件设计数字电路的体会，您认为用PLD器件 较之用传统中规模数字器件设计数字系统有什么优缺点。总结本次设计的收获、存在问题，并对选题、设计调试 过程中的指导等方面提出您的意见与建议。原理框图(静态显示)计 数 器锁 存 器译 码 电 路 REPEAT 12 .C.,1,0-.X.; REPEAT 2 .C.,1,1-.X.;

4、 REPEAT 3 .C.,0,1-.X.; REPEAT 3 .C.,1,1-.X.; 101010进制加法计数器101010计数器测试矢量与仿真波形TEST_VECTORS(CLK,C_H,CLR-QQ) REPEAT 2 .C.,0,0-.X.; REPEAT 115 .C.,1,0-.X.; REPEAT 2 .C.,1,1-.X.; REPEAT 5 .C.,0,1-.X.; REPEAT 10 .C.,1,1-.X.; 频率测量原理与方法两种频率测量的方法： 1.直接测量法即在一定闸门时间内测量被测信号的脉冲个 数。直接测量法适合于高频信号的频率测量。 2.间接测量法如周期测量法。

5、周期测量法，首先测出被测 信号的周期Tx ，然后经过倒数运算得到信号频率 Fx=1/Tx 。为了保证低频信号（频率在几十Hz以下 ）的测频精度，最有效、方便的方法是周期测量法 。 控制电路的设计频率计的设计关键是控制电路的设计，控 制电路产生频率测量所需的闸门、清零和锁存信 号。这些信号具有一定的时序关系。为了保证测量的精确性，在每次闸门信号 变为高信号前，必须给计数器提供一个清零信号 。当闸门信号为高电平时，计数器开始计数；当 闸门信号为低电平时，计数器停止计数。如果闸门宽度为1S，则闸门时间内计数器 的计数值即为被测信号的频率；改变闸门宽度可 以改变频率计的量程，闸门宽度越小，频率计的 量

6、程越大。另一种扩大量程的方法为：闸门宽度 保持不变，对被测信号先进行分频，然后再对其 测频。相对来说，后者更加容易实现。 控制电路原理图 输入信号：F1-1Hz信号；F8-8Hz信号；SET-量程选择控制信号。 输出信号：C_H-闸门信号；CLR-清零信号；LOCK-锁存信号。 控制电路原理在控制模块(KZ)中，F8为8Hz的时钟输入；F1 为1Hz的时钟输入。SEL为量程选择控制端，当SEL=0 时， 8Hz时钟进入JSQ15模块；当SEL=1时，1Hz时钟 进入JSQ15模块，经JSQ15分频模块和BMQ编码模块后 ，分别产生闸门时间为1秒和10秒的闸门信号(C_H) ，以及相应的清零信号

7、(CRL)、锁存信号(LOCK)；分频器的分频数应满足：最大产生10秒闸门 信号，及清零信号、锁存信号的时间。因此必须大 于12分频，为了可靠起见，选择15分频。编码器根据SEL信号，产生闸门时间为1秒(F8 输入)或10秒(F1输入)的闸门信号，清零信号、锁存 信号。以及它们之间的时序关系。控制电路输出信号u 闸门信号当闸门信号为高电平时，计数器开始计数， 反之计数器停止计数。改变闸门宽度可以改变频率 计的量程，闸门宽度越小，频率计的量程越大。u 清零信号为了保证测频准确，在每次闸门信号开通前必 须让计数器处在零状态，保证计数器每次都从零开 始计数。u 锁存信号为了防止频率计的显示随着计数值

8、的增加不 断变化，不断闪烁。在计数器和显示、译码之间增 加一级锁存电路。闸门信号、清零信号及锁存信号时序关系闸门信号清零信号锁存信号CP脉冲上图给出了一个典型的由频率为8Hz的时钟源产生 的闸门信号、清零信号和锁存信号。其中闸门高电平 时间为1秒，清零信号和锁存信号有效时间各为一个时 钟周期。 计数器测试矢量与仿真波形TEST_VECTORS(CLK- QQ) 0- .X.; REPEAT 15.C.- .X.; 编码器的设计要点l选择信号，SEL=0,CLK=F8, SEL=1,CLK=F1。当QQ=0 时，产生清零信号。 当QQ=14时，产生锁存信号。 当SEL0，且(0C_H,CLR,L

9、OCK) CONST N=0; REPEAT 2 CONST M=0;REPEAT 15M,N-.X.;CONST M=M+1;CONST N=N+1;控制电路测试矢量与仿真波形TEST_VECTORS(SEL,F1,F8- C_H,CLR,LOCK) REPEAT 5 REPEAT 40,0,.C.-.X.; REPEAT 40,1,.C.-.X.; REPEAT 22 REPEAT 41,0,.C.-.X.;REPEAT 41,1,.C.-.X.; 自动量程转换电路的设计u 输入信号：CARRY-进位HIGH-高位全零时等于0LOCK-锁存u 输出信号：OVER-溢出(在一个闸门时间内，当

10、最高位计数 值由9变为0时，说明计数溢出，发出超量程信号。) S1-闸门(S1=0:产生1秒闸门。S1=1:产生10秒闸 门。)S2-分频(S2=0:对被测信号不分频。S2=1:被测 信号10分频后再测频。) 分频信号(S2)与闸门信号(S1)的组合 uS2S1=001秒闸门-不分频，中频段(100Hz999Hz)， 无小数点。量程显示Hz。即：中频无小数点。uS2S1=0110秒闸门-不分频，低频段(10.0Hz99.9Hz) ，个位前小数点亮。量程显示Hz。即：低频个位小 数。uS2S1=101秒闸门-10分频，高频段(1.00KHz9.99KHz) ，十位前小数点亮。量程KHz。即：高频

11、十位小数 。uS2S1=1110秒闸门-10分频=S2S1=00。中频段 (100Hz999Hz)，无小数点。量程显示Hz。 自动量程转换电路u如果超量程，且当前SS=10，发出超量程信号 (OVER=1)。否则需要转向更高频段。即：从低频段 (SS=01)转向中频段(S2S1=00)，或从中频段(SS=00) 转向高频段(SS=10)。 注：SSS2,S1u如果没有超量程，计数器的最高位的4位二进制 数不全为0，说明当前量程设置合理，频段SS的值不 必变化。计数器的最高位的4位二进制数全为0， 说明当前量程设置不合理，必须转向更低频段。即 ：从高频段(SS=10)转向中频段(SS=00)，或

12、从中频 段(SS=00)转向低频段(SS=01)。u自动量程转换电路必须具有记忆功能，因此，需 要使用寄存器变量，寄存器的时钟来自控制电路的 锁存信号(LOCK)。自动量程转换电路的设计要点lCARRY=0-无进位(最高位SS,OVER)0,0,0-.X.,.X.;REPEAT 4 .C.,0,0-.X.,.X.; REPEAT 4 .C.,1,0-.X.,.X.;REPEAT 4 .C.,0,0-.X.,.X.; REPEAT 4 .C.,1,1-.X.,.X.;REPEAT 4 .C.,0,0-.X.,.X.; REPEAT 4 .C.,1,0-.X.,.X.;REPEAT 4 .C.,1

13、,1-.X.,.X.; REPEAT 4 .C.,1,0-.X.,.X.;自动量程转换电路仿真波形十分频电路的设计u 输入信号：FPKZ-分频控制FREQX-被测频率输入u 输出信号：CLK-频率信号(当分频控制(FPKZ)为0时， CLK(频率信号)FREQX(被测频率输入）；当分频控 制(FPKZ)为1时，CLK(频率信号)FREQX(被测频率 输入）的十分频。) u SFP1-十分频器十分频电路的设计要点u设置一组中间节点：Q3Q0 NODE ISTYPE REG;uQQ.CLK=CLK_IN;u当QQ=9 时，QQ:=0;当QQCLK)1,0-.X.; REPEAT 5.C.,0-.X

14、.; REPEAT 15.C.,1-.X.;频率测量电路频率测量电路测试矢量TEST_VECTORS(F1,F8,FREQX-QQ,OVER) CONST m=4; CONST n=1; REPEAT 32 REPEAT m REPEAT n 1,1,.c.-.x.; REPEAT n 1,0,.c.-.x.; REPEAT m REPEAT n 0,1,.c.-.x.; REPEAT n 0,0,.c.-.x.; 频率测量电路仿真波形二进制锁存器l 输入信号：LOCK锁存信号D3D0输入信号l 输出信号：Q3Q0输出信号二进制锁存器设计要点l 当LOCK1，QQ等于DD。 二进制锁存器测试矢

15、量与仿真波形TEST_VECTORS(DD,LOCK-QQ) CONST M=0 ; REPEAT 17M,.C.-.X.;CONST M=M+1;12位锁存器 四位二进制锁存器设计要点u如果计数器的输出直接译码显示，则在闸门信 号高电平期间，频率计的显示随着计数值的增加 不断变化、不断闪烁、人眼难以分辨。为了防止 这种现象，在计数和显示译码之间增加锁存电路 。当计数器停止计数后（闸门信号由高变低后） ，才将计数值锁存并译码显示。12位锁存器测试矢量与仿真波形TEST_VECTORS(DD,LOCK- QQ) CONST M=0; REPEAT 17M,.C.-.X.; CONST M=M+20; 动态显示选通电路的设计u 输入信号：CLKD-动态显示时钟信号 u 输出信号：XT0、XT1、XT2、XT3-选通信号(当XT0=0，选通H或K单位数码管;当XT1=0，选通个位数码管；当XT2=0，选通十位数码管；当