《[工学]微机原理第2章 8086CPU结构》由会员分享，可在线阅读，更多相关《[工学]微机原理第2章 8086CPU结构（86页珍藏版）》请在金锄头文库上搜索。
1、1目录上页下页结束第2章 8086CPU结构2.1 8086微处理器内部基本结构 2.2 8086总线的工作周期 2.3 8086微处理器外部基本引脚与工作模式 2.4 8086微处理器的存储器组织 2.4 8086微处理器的存储器组织 2.6 Intel 80X86系列微处理器简介 2.7例题解析2目录上页下页结束2.1 8086微处理器内部基本结构2.1.1 8086CPU的内部结构v8088的内部结构从功能分成两个单元 总线接口单元BIU管理8088与系统总线 的接口，负责CPU对存储器和外设进行访问 执行单元EU负责指令的译码、执行和数 据的运算v两个单元相互独立，分别完成各自操作v两
2、个单元可以并行执行，实现指令取指和执行的流 水线操作3目录上页下页结束8088的内部结构1 2 3 4 内部暂存器IPESSSDSCS控制电路外部总线控制电路ALU标志寄存器AH AL BH BL CH CLDH DLSPBPSIDI通用寄存器地址加法器指令队列执行部件 （EU)总线接口部件 （BIU)16位20位8位8位段寄存器4目录上页下页结束1. 执行部件 EU的组成 算术逻辑运算单元 它是1个16位的运算器，可用于8位、16位二进制算术和逻辑运算，也可按 指令的寻址方式计算寻址存储器所需的16位偏移量。 通用寄存器组 它包括4个16位的数据寄存器AX、BX、CX、DX和4个16位指针与
3、变址寄存 器SP、BP与SI、DI。 标志寄存器 它是1个16位的寄存器，用来反映CPU运算的状态特征和存放某些控制标志 。 数据暂存寄存器：它协助ALU完成运算，暂存参加运算的数据。 EU控制电路 它负责从BIU的指令队列缓冲器中取指令，并对指令译码，根据指令要求向 EU内部各部件发出控制命令，以完成各条指令规定的功能。 5目录上页下页结束2. 总线接口部件 BIU的组成总线接口单元BIU由1个20位地址加法器、4个16位段寄存 器、1个16位指令指针IP、指令队列缓冲器和总线控制逻辑电路等组 成。8086的指令队列由6个字节构成。 地址加法器和段寄存器地址加法器将16位的段寄存器内容左移4
4、位，与16位偏移地址 相加，形成20位的物理地址。 16位指令指针IP指令指针IP用来存放下一条要执行指令在代码段中的偏移地址 。 指令队列缓冲器当EU正在执行指令中，且不需占用总线时，BIU会自动地进 行预取指令操作，将所取得的指令按先后次序存入1个6字节的指令队 列寄存器，该队列寄存器按“先进先出”的方式工作，并按顺序取到EU 中执行。 总线控制逻辑电路2.1.2 8086CPU寄存器结构 8086的寄存器都为16位，分为：通用寄存器8AX/BX/CX/DX BP/SP DI/SI 指令指针寄存器1IP 标志寄存器1PSW 段寄存器4 CS/SS/DS/ES掌握通用寄存器的作用,熟悉PSW
5、中各个标志的含义 切实理解存储器组织和存储空间分段的概念8086 CPU内部寄存器如图2.2所示。 通用寄存器8086的16位通用寄存器是： AXBXCXDX SIDIBPSP 其中，前4个数据寄存器都还可以分成高8位和低8 位两个独立的寄存器，它们是：AH BH CH DHAL BL CL DL 对其中某个8位寄存器的操作，并不影响它所对应 的另外一个8位寄存器。9目录上页下页结束数据寄存器v数据寄存器用来存放计算的结果和操 作数v每个寄存器又有它们各自的专用目的 ： AX16位累加器，使用频度最高， 用于算术、逻辑运算以及与外设传送信息等 ；AL为8位累加器。 BX基址寄存器，常用来做基址
6、指 针，指向一批连续存放操作数的基地址。 CX计数器，作为循环和串操作等 指令中的隐含计数器。 DX数据寄存器，用来存放外设端 口的16位地址，或双字长数据的高16位。10目录上页下页结束变址寄存器v变址寄存器常用于存储器寻址时提供 地址vSI是源变址寄存器vDI是目的变址寄存器v在串操作类指令中，SI和DI具有特别 的功能11目录上页下页结束指针寄存器v指针寄存器用于寻址内存堆栈内的数 据vSP为堆栈指针寄存器，指示栈顶的偏 移地址。SP不能再用于其他目的，具有 专用性vBP为基址指针寄存器，表示数据在堆 栈段中的基地址vSP/BP寄存器与SS段寄存器联合使用 以确定堆栈段中的存储单元地址详
7、见堆栈操作指令12目录上页下页结束指令指针寄存器IPv指令指针寄存器IP，指示代码段中指令 的偏移地址v它与代码段寄存器CS联用，确定下一条 指令的物理地址v计算机通过CS : IP寄存器来取指，从而 控制指令序列的执行流程vIP寄存器是一个专用寄存器，用户不能 直接访问。13目录上页下页结束标志寄存器标志（Flag）用于反映指令执行结果或控制指令执行形式。8086处理器中各种常用的标志形成了一个16位的标志寄存器FLAGS（也称程序状态字PSW寄存器）。OF1115 12 DF10 IF9 TF8 SF7 ZF65 AF43 PF21 CF0控制反映结果状态反应运算过程14目录上页下页结束标
8、志的作用指令的执行与标志有很大关系。 标志分成两类：v状态标志用来记录程序运行结果的 状态信息，许多指令的执行都将自动地改 变它。 CF OF AF SF ZF PFv控制标志可由用户根据需要用指令 进行设置，用于控制处理器的具体工作方 式。 DF IF TF15目录上页下页结束进位标志CF（Carry Flag）v当运算结果的最高有效位有进位（加法 ）或借位（减法）时，进位标志置1，即 CF = 1；否则 CF=0。例如（以8位运算为例，8088中为16位）：3AH + 7CHB6H没有进位：CF=0AAH + 7CH26H有进位：CF=1（1）16目录上页下页结束符号标志SF（Sign F
9、lag）v运算结果最高位为1，则SF=1；否则SF=0。例如：3AH + 7CHB6H最高位D71：SF=186H + 7CH00H最高位D70：SF=0有符号数利用最高有效位（ MSB）来表示它的符号。所以，运算结果的MSB 与符号标志SF相一致。（1）17目录上页下页结束奇偶标志PF（Parity Flag）v当运算结果最低字节中“1”的个数为零或 偶数时，PF=1；否则PF=0（奇校验）。例如：3AH + 7CHB6H10110110B，结果中有5个1，是奇数，则 PF=0注意：PF标志仅反映最低8 位中“1”的个数是偶或奇，即使是进行16位 字操作。18目录上页下页结束溢出标志OF（O
10、verflow Flag）v若算术运算的结果有溢出，则OF=1；否则 OF 0。例如： 3AH + 7CHB6H产生溢出： OF=1AAH + 7CH26H没有溢出： OF=0 问题： 什么是溢出？ 溢出和进位有什么区别？ 处理器怎么处理，程序员如何运用？ 如何判断是否溢出？（1）19目录上页下页结束辅助进位标志AF（Auxiliary Carry Flag）v运算时D3位（低半字节）有进位或借位时，AF=1；否则AF=0。例如：3AH + 7CHB6H D3向前有进 位：AF=1这个标志主要由处理器内部使用 ，用于十进制算术运算的调整，用户一般不必关 心。20目录上页下页结束方向标志DF（D
11、irection Flag）v用于串操作指令中，控制地址的变化方向 ： 设置DF0，串操作后存储器地址自动增量（增 址） ； 设置DF1，串操作后存储器地址自动减量（减 址） 。vCLD 指令复位方向标志：DF0vSTD 指令置位方向标志：DF121目录上页下页结束中断允许标志IF（Interrupt-enable Flag）v用于控制外部可屏蔽中断是否可以被处 理器响应： 设置IF1，则允许中断； 设置IF0，则禁止中断。vCLI 指令复位中断标志：IF0vSTI 指令置位中断标志：IF122目录上页下页结束陷阱标志TF（Trap Flag）v用于控制处理器是否进入单步执行方式： 设置TF0
12、，处理器正常工作； 设置TF1，处理器每执行一条指令就中断 一次，中断编号为 1 （称单步中断） TF 也被称 为单步标志。v单步执行和单步调试 利用单步中断可对程序进行逐条指令的调 试。 这种逐条指令调试程序的方法就是单步调 试。23目录上页下页结束2.2 8086总线的工作周期v时钟周期(Clock Cycle):执行指令的一系列操作 都是在时钟脉冲CLK的统一控制下逐步进行的， 一个时钟脉冲时间称为一个时钟周期(Clock Cycle)。时钟周期由计算机的主频决定，是CPU 的定时基准，例如，8086的主频为5MHz则1个时 钟为200ns。v8086CPU与外部交换信息总是通过总线进行
13、的 。CPU从存储器或外设存或取一个字节或字所需 的时间称为总线周期(Bus Cycle)。一个基本的总 线周期由四个时钟周期组成，分别称为T1、T2、 T3和T4时钟周期，或T状态(State)。v指令周期:一条指令的执行包括取指令、分析指 令和执行指令。一条指令从开始取指令到最后执 行完毕所需的时间称为一个指令周期 。24目录上页下页结束2.3 8086微处理器外部基本引脚与工作模式v两种组态构成两种不同规模的应用系统v最小组态模式 构成小规模的应用系统 8088本身提供所有的系统总线信号v最大组态模式 构成较大规模的应用系统，例如可以接入数 值协处理器8087 8088和总线控制器828
14、8共同形成系统总线信 号25目录上页下页结束v两种组态利用MN/MX*引脚区别 MN/MX*接高电平为最小组态模式 MN/MX*接低电平为最大组态模式v两种组态下的内部操作并没有区别nIBM PC/XT采用最大组态n本书以最小组态展开基本原理26目录上页下页结束2.3.2 8086微处理器外部基本引脚1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2040 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2
15、AD1AD0NMIINTRCLKGNDVCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 SS0* (HIGH) MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO ( S2* ) DT / R* ( S1* ) DEN ( S0 ) ALE INTA TEST* READY RESET808627目录上页下页结束2. 两种模式下含义不同的引脚信号 最小模式下的引脚信号n数据和地址引脚n读写控制引脚n中断请求和响应引脚n总线请求和响应引脚n其它引脚28目录上页下页结束1. 数据和地址引脚AD15AD0（Address/Data）v地址/数据分时复用引脚，双向、三态v在访问存储器或外设的总线操作周期 中，这些引脚在第一个时钟周期输出存 储器或I/O端口的低16位地址A15A0v其他时间用于传送16位数据D15D0 29目录上页下页结束1. 数据和地址引脚（续1）A19/S6A16/S3（Address/Status）v地址/状态分时复用引脚，输出、三态v这些引脚在访问存储器的第一个时钟 周期输出高4位地址A19A16v在访问外设的第一个时钟周期全部输 出低电平无效v
