《组成原理实验课件---存储器》由会员分享，可在线阅读，更多相关《组成原理实验课件---存储器（26页珍藏版）》请在金锄头文库上搜索。
1、1实验三：存储器实验2实验目的1. 理解计算机主存储器的功能、组成知识；2. 熟悉 ROM芯片和 RAM芯片在功能和使用方法等 方面的相同和差异之处；3. 理解并熟悉通过字、位扩展技术实现扩展存储器容 量的方法。4. 了解如何通过读写存储器的指令实现对 58C65 EEPROM 芯片的读写操作。3实验说明教学计算机的主存储器用静态存储器芯片实现，由 8千字的ROM区和2千字的RAM区组成，分别由2 片58C65（EEPROM芯片）和2片6116（RAM芯片 ）实现。 ROM芯片用来存放监控程序， RAM芯 片用来存放用户程序和数据，以及用作监控程序临 时数据和堆栈区。可以安装另外两个芯片用来实
2、现 对存储器容量进行扩展。主存字长 16位，按字寻址方式读写。4内存储器和接口电路 每2个8 位的芯 片合成 一组用 于组成 16位长 度的内 存字。5教学计算机主存储器的设计教学计算机采用单总线结构，16位的地址总线（记为AB15 AB0） ，16位的数据总线（记为DB15 DB0）和简化的控制总线：时钟信号：与 CPU时钟同步，简化设计读写信号：由 /MIO，REQ和 /WE译码生成内存和 IO 读写信号。6（1）地址总线（AB15AB0）地址总线提供读写内存用 16位地址，读写输入/输 出接口用 8位地址。 教学机的指令格式和教学机本身的特性，决定了 将送往地址寄存器的地址信息只能由AL
3、U输出。7（2）数据总线（DB15 DB0）数据总线是计算机各部件之间完成数据传送的线路。出于教学机器件安全需要，教学机通过两片74LS245 器件把数据总线隔断为内部总线IB与外部总线两部分 。88RAML 6116ROML 58C65RAMH 6116ROMH 58C65MWRWEWEA10A0D15D8D7D0A12A0A12A0A10A0A10A0OECSCSOEOEOECSCSY1Y1Y0Y0D15D8D7D0地址总线数据总线WEWEMRDMRD地址总线的低13位送到 ROM 芯片的地址线引脚（RAM 芯片只使用地 址总线的低11位），用于选择芯片内的一个存储字。用于实现存储字 的高
4、位字节的2个芯片的数据线引脚、实现低位字节2个芯片的数据线 引脚分别连接在接到数据总线的高、低位字节，是实现存储器数据读 写的信息通路。9（3）控制总线91B 1A 1GDC3 1392B 2A 2G1Y0 1Y1 1Y2 1Y32Y0 2Y1REQ WE GNDMIOMWR MRD WR RDMMREQ IOREQ74LS139：双2-4译码器TH-union 内存控制信号用一片双2-4译码器器 件 74LS139 给出。10/MIO REQ/WE0 0 0内存写/MWR0 0 1内存读/MRD0 1 0I/O写/WR0 1 1I/O读/RD1 X X 不用11TH-union 内存片选信号
5、DC5 138A15A14A13GNDMMREQVCCCBAG2AG2BG1Y0Y1Y2Y3Y4Y5Y6Y700001FFF20003FFF40005FFF60007FFF80009FFFA000BFFFC000DFFFE000FFFFDC5 74LS138: 3-8译码器另外一片 74LS138 译码器芯片接收地址总线低位 字节的最高 4 位地址信息（最高一位恒定为 1 ） ，当需要接口电路工作时，由这片译码器产生接 口芯片的8个片选信号，已选择哪一个接口电路 可以读写。其中 808F H 已分配给串行口。其中 第1路串行口的I/O端口地址确定为 80H 和 81H 。12TH-union
6、接口片选信号13（4）系统时钟及时序用1. 8432MHz的晶振经分频得到的307.2kHz 作为系统时钟，用于驱动 CPU、I/O总线，保持CPU与内存、I/O读写同步进行。系统时钟CPU内部的某些寄存器，通常在时钟脉冲上升沿完成接收数据的操作。这意味着每个时钟脉冲时间对应一条微指令的时间，即 一个微指令周期。只有运算器的通用寄存器是用时钟脉冲的低电 平接收输入数据的。3.26us14（5）教学机内存空间分配：01FFFH 8K16位的ROM （用两片58C65，8K8构成）200027FFH 2K16位的RAM （用两片74LS6116，2K8构 成）DC5 138A15A14A13GND
7、MMREQVCCCBAG2AG2BG1Y0Y1Y2Y3Y4Y5Y6Y700001FFF20003FFF40005FFF60007FFF80009FFFA000BFFFC000DFFFE000FFFF可扩展内存储器 地址范围8K 用于存放监控程序 用于存放用户程序和数据15 对主存 RAM区，在给出/CS片选信号的同时，还需 要给出读写操作命令信号/WE。/WE为低是写，为高 是读。6116芯片还有一个/OE控制信号，已接地。 对主存 ROM区的访问，与读写RAM区有2点不同。 （1）还必须使用EEPROM芯片的输出允许信号/OE，执行读 操作时，应使/OE信号为低电平，执行写操作时，应使/OE
8、信 号为高电平，以便控制EEPROM芯片进入编程（写入）操作 状态。（2）对EEPROM芯片进行一次编程（写入）操作占用的时间 要足够长，约几百个微秒，开始首先完成对相应单元原有的 内容的擦除操作，接下来再用相对较长的时间把新的内容写 进去。这可以通过执行一段循环子程序的办法来达到延时等 待目的。（6）教学机RAM和EEPROM存储器芯片在读 写控制、写入时间方面的同异之处16扩展存储器芯片的安装位置17扩展用的引线接插孔18实验内容 1. 要完成存储器容量扩展的教学实验，需为扩展存储 器选择一个地址，并注意读写和/OE等控制信号的正 确状态； 2. 用监控程序的D、E命令对存储器进行读写，比
9、较 RAM（6116）、EEPROM（58系列芯片）在读写上 的异同； 3. 用监控程序的A命令编写一段程序，对RAM（6116 ）进行读写，用D命令查看结果是否正确； 4. 用监控程序的A命令编写一段程序，对扩展存储器 EEPROM（58系列芯片）进行读写，用D命令查看 结果是否正确；如不正确，分析原因，改写程序， 重新运行； 19实验步骤1. 检查FPGA下方的插针要按下列要求短接：标有“/MWR”“RD”的插针左边两个短接，标有“/MRD”“GND”的插针右边两个短接，标有ROMLCS和RAMLCS的插针短接。2. RAM（6116）支持即时读写，可直接用A、E命令 向扩展的存储器输入程
10、序或改变内存单元的值。 RAM中的内容在断电后会消失，重新启动实验机后 会发现内存单元的值发生了改变。20213. 先将教学计算机的电源关闭，再将扩展的ROM芯 片（27或28系列或28的替代产品58C65芯片）插入 标有“EXTROMH”和“EXTROML”的自锁紧插座， 要注意芯片插入的方向，带有半圆形缺口的一方朝 左插入。如果芯片插入方向不对，会导致芯片烧毁 。然后锁紧插座。 4. 将扩展芯片右边的插针按下列方式短接：将 EXTROML芯片右上方的标有“WE”和“A11”的插针 下面两个短接，将它右边标有“TEC”“/CS”“FPGA” 的三个插针左边两个短接，标有XTROMLCS的插针
11、 短接，标有“TEC”“OE”“GND”“ FPGA”的四个插针 左边的两个横着短接（写）；22扩展存储 器 ROMROMRAM设置 跳线设置 跳线设置地 址跳线设置数 据跳线内存储器部件235. 在第四步中将标有“TEC”“/CS”“FPGA”的三个插针 左边两个短接表示扩展的ROM的内存地址是从 4000H开始，可用空间是4000H5FFFH，用户可在 这个范围内输入程序或改变内存单元的值。也可以 将这个插针断开，将标有/CS的圆孔针与标有MEM /CS的一排圆孔针中的任意一个用导线相连；注意 连接的地址范围是多少，用户可用的地址空间就是 多少。 6. 将标有“DataBus 158”和“
12、DataBus 70”的数据总 线的指示灯下方的插针短接； 7. 将标有“AdressBus 15-8”和“AdressBus 7-0”的地址总 线的指示灯下方的插针短接；24注意：58C65芯片和各跳线帽都按要求放置好后，可以 给教学计算机通电。8. 58C65的读操作和一般的RAM一样，而其写操 作，需要一定的时间，大约为1毫秒。因此，需要编 写一延迟子程序，在对EEPROM进行写操作时，调 用该子程序，以完成正确的读写。 注意：实验完成后，将FPGA下方的标有 “/MWR”“RD”的插针改成右边两个短接。 25实验报告要求：实验目的，实验内容步骤，实验结果、实验结果的 分析，对遇到的各种现象的分析，如何排除故障，自 己在这次实验的心得体会与收获。并回答如下思考题 思考题： 1）为何能用E命令直接写EEPROM存储器 58C65的存 储单元，而A命令则有时不正确； 2）先用E命令将5000H开始的连续几个内存单元的内容 改写后，再修改延时子程序，将其延时改短，可将延 时子程序中R3的内容赋成000F或0FFF等，再看运行 结果。分析原因。263）画出以下要求的扩展内存的接线原理图。 要求：若扩展内存的起始地址从4000H开始，扩展容量 8K字，采用8K8位的芯片，片选控制用3-8 译码器 ，画图并分析对应的地址范围。
