数字逻辑与数字电路_8

上传人:第*** 文档编号:48812246 上传时间:2018-07-20 格式:PPT 页数:67 大小:1.96MB
返回 下载 相关 举报
数字逻辑与数字电路_8_第1页
第1页 / 共67页
数字逻辑与数字电路_8_第2页
第2页 / 共67页
数字逻辑与数字电路_8_第3页
第3页 / 共67页
数字逻辑与数字电路_8_第4页
第4页 / 共67页
数字逻辑与数字电路_8_第5页
第5页 / 共67页
点击查看更多>>
资源描述

《数字逻辑与数字电路_8》由会员分享,可在线阅读,更多相关《数字逻辑与数字电路_8(67页珍藏版)》请在金锄头文库上搜索。

1、数字逻辑与数字电路作者:徐晓光l l附录附录A A 常用脉冲产生电路常用脉冲产生电路l数字系统中一般都需要有时钟脉冲,这就要用到方波脉冲信号。图A-1 方波脉冲的波形与参数方波脉冲信号的主要参数主要参数有:l脉冲频率f 周期性脉冲在单位时间内重复的次数,其单位为Hz。l脉冲幅度Um脉冲电压的最大变化幅度。l脉冲宽度tw从脉冲前沿到达0.5Um起,到脉冲后沿到达0.5Um为止的一段时间。l上升时间tr脉冲上升沿从0.1Um上升到0.9Um所需的时间。l下降时间tf脉冲下降沿从0.9Um下降到0.1Um所需的时间。l脉冲占空比脉冲宽度与脉冲周期的比值,即= tw/T。l方波脉冲信号的波形与参数见图

2、A-1所示。l数字电子系统中常采用由石英晶体构成的振荡器电路,具体的电路形式又分为并联型并联型石英晶体振荡器与串联型串联型石英晶体振荡器。l1.并联型石英晶体振荡器uo l(1)电容三点式电容三点式正弦波振荡器正弦波振荡器l电容三点式振荡器的等效电路如右图(图A-2)所示,它由一个反相电压放大器、两个电容器和一个电感器组成。LC1C2l当电容C2支路与电感L、电容C1支路发生并联谐振时,C1上的电压与C2上的电压正好相位相反;再配合反相电压放大器就构成了振荡所需要的正反馈正反馈电路。l在数字电子电路中,振荡器中的反相电压放大器经常用非门电路构成。l利用CMOS非门电路,使其工作于传输特性的线性

3、区。这时CMOS非门相当于一个线性的反相放大器。l右图(图A-3)是非门电路的电压传输特性。l用非门构成线性反相放大器的电路如图A-4a所示,图A-4b是确定电路工作点的图解分析。ui uo o 线性放大区 l当近似认为Rf中的电流可忽略不计时,电阻Rf两端的电压相等:uo = ui,为一条过原点的直线方程。作图求直线与非门传输特性的交点,即为反相放大器的静态工作点Q。ui uo uo ui Rf o 图A-4l(2)石英晶体l l石英晶体石英晶体是一种利用压电效应工作的电子元件,它在电子系统中的应用非常广泛。石英晶体的外形图外形图和电路符号电路符号见下图(图A-5)所示。图附A-6为石英晶体

4、的等效电路和电抗-频率特性。石英晶体 陶瓷谐振器 电路符号感性容性图A-6 石英晶体a)等效电路 b)电抗-频率特性l(3)并联型石英晶体振荡器l并联型石英晶体振荡电路如下图(图A-7)所示。通过引入反馈电阻Rf可以保证非门工作于线性放大区,图中的元件Q为石英晶体石英晶体或者陶瓷谐振器陶瓷谐振器。石英晶体工作在其并联谐振频率fp和串联谐振频率fs之间,此时晶体的电抗呈感性感性。uo Rf Q C1C2l石英晶体组成的振荡器具有极高的频率稳定度。l电容C1、C2与Q和CMOS非门组成三点式振荡电路。一般反馈电阻Rf取20M左右,电容C1、C2可取20pF30pF的容量。当然不同类型电路的Rf取值

5、是不完全相同的, 最好通过实验来确定(工作频率高时,Rf取值就小一些)。l振荡电路的振荡频率由石英晶体或陶瓷谐振器的标称频率标称频率所决定。l2.石英晶体石英晶体多谐振荡器多谐振荡器l下图(图A-8)所示的是一种串联型串联型石英晶体振荡电路。电路中的两个非门仍然工作于线性放大状态,两级非门构成一个同相的放大器。uo Rf Q CRf l石英晶体工作于串联谐振频率fs之上,此时晶体呈现出阻抗很小的特性。因此在晶体的串联谐振频率上,电路形成正反馈正反馈、产生振荡信号波形。l3.施密特施密特触发器触发器l施密特触发器又叫迟滞电压比较器迟滞电压比较器,它是一个内部具有正反正反馈馈的电路。l施密特触发器

6、有两个不同数值的阈值电压阈值电压,因此当输出从高电平跳变到低电平与输出从低电平跳变到高电平,所对应的输入电压(即阈值电压)是两个不同的数值。l利用施密特触发器能够实现对脉冲信号的整形,如果输入的信号变化较缓,但由于施密特触发器内部的正反馈作用,其状态翻转非常迅速,所以施密特触发器输出信号为上升沿和下降沿均十分陡直的波形,从而完成了信号整形的任务。l在数字集成电路中,有一些输入带施密特触发器的门电路,如CD4093,CD40106和74HC14等。l加了施密特触发器后,逻辑集成电路的抗干扰能力得以提高。l在IEC标准中,以“ ”符号表示施密特触发器。l这种具有双门槛的特性,也称“磁滞磁滞”特性。

7、l图A-9是施密特触发器滞回特性的图示。图附A-10是施密特输入门电路的电路符号。uo ui t t o o Vth2 Vth1 VoH VoL VI 图A-9 滞回特性图A-10 施密特触发器门电路的图形符号从高电平 向低电平 的跳变从低电平 向高电平 的跳变施密特触发器门的电压传输特性l4.单稳态触发器l所谓单稳态触发器单稳态触发器是一种具有一个稳定状态的电路。除了一个稳定状态之外,单稳态触发器还具有一个暂态暂态。l当输入触发脉冲之后,由于正反馈正反馈的作用,单稳态触发器将快速地翻转到暂态上;在经过一段时间的延迟延迟之后,单稳态触发器会自动跳转回到稳定状态上去。l单稳态触发器触发后在暂态上

8、的停留时间tw,是由外接阻容元件的时间常数所决定的。l单稳态触发器的工作波形见图A-11所示。uo ui t o t o VoH VoL tw 图A-11 单稳态触发器的工作波形触发暂态稳态l74HC4538是一个具有可重复触发功能的双精密单稳态触发器集成电路。下图左(图A-12)是74HC4538的逻辑符号,下图右(图A-13)为74HC4538的应用电路图。表示非逻 辑连接l所谓可重复触发可重复触发功能,是指如果在单稳态触发器处于暂态期间,又有触发脉冲出现,电路将再次被触发,暂态时间tw将重新计算。l如果需要使74HC4538工作于不可重复触发不可重复触发的模式,则可以将电路的Q信号接到+

9、Tr上,由-Tr引入触发脉冲;或者将电路的Q信号接到-Tr上,由+Tr引入触发脉冲即可。l利用单稳态触发器能够实现定时定时功能。l5.集成555定时器l l555555定时器定时器是一种由数字电路和模拟电路混合而成的集成电路。它的功能灵活、应用广泛。同类产品还有556电路,它相当于内部包含有两个555的集成电路。l555定时器既有由双极型管构成的TTL电路,也有由场效应管构成的CMOS电路。lCMOS的555定时器内部结构如图A-14所示。l从图中可知:555的内部有三个相同的电阻组成分压器电路,两个分压值分别为(1/3)VDD和(2/3)VDD。另外有两个电压比较器和一个RS锁存器。最后是一

10、个三极管和几个逻辑门。图A-14 555定时器l555组成的方波振荡电路如图A-15所示。l图A-16是555方波振荡器的输出波形。图A-15 图A-16l在图A-15所示的方波振荡电路中,当电容C上电压低于(2/3)VDD时,555内部的锁存器工作于1状态,电路输出高电平,其内部的三极管截止。VDD经R1、R2为电容C充电,其上电压不断升高。l当电容C上电压达到(2/3)VDD时,555内部的锁存器状态翻转为0。555输出低电平,其内部的三极管导通。电容C经R2放电,其上电压数值下降。等到电容C上电压下降到 (1/3)VDD时,555内部的锁存器状态再次翻转。555输出高电平,555内部的三

11、极管又变为截止,电容C开始充电、电压升高。l如此循环往复,电路就产生了方波脉冲信号。方波振荡器的振荡频率由电容C和电阻R1、R2决定。截止充电vc(2/3)VDDHL LH导通放 电LHl555定时器除了可以构成振荡器外,还可以构成单稳态触发器、双稳态触发器和施密特触发器等。l555定时器集成电路的管脚图如下所示。l l附录附录B B ADCADC和和DACDAC技术技术lADC(Analog-Digtal Converter)是模数转换器模数转换器的简称。ADC能够将模拟信号转换成相应的数字信号,然后由数字电子系统对其进行处理。lDAC(Digtal -Analog Converter)是数

12、模转换器数模转换器的简称,它能够完成将数字信号转化为相应的模拟信号的任务。l在现实世界中,大量的非电物理量都是模拟量,如温度、压力、速度、声音等等。当对这些物理量用数字电路进行测量、处理与控制时,首先要将它们用ADC转换成数字信号。许多情况下经过数字系统加工处理后的数字信号还要再由DAC变回到模拟信号。l因此ADC和DAC是模拟电子电路与数字电子电路之间重要的接口电路,在各种应用场合有着十分广泛的用途。l1.认识认识ADCADCl(1)ADC的输出与输入关系lADC是一个模拟与数字的混合电路,它的输入为模拟电压模拟电压,输出为与输入电压相对应的数字信号数字信号。lADC输出与输入之间的关系可用

13、公式表示如下:l (Data)out = Binaryinteger(2nVin/VREF) (B-1)l在式(B-1)中,(Data)out是二进制形式的输出信号,Vin是模拟的输入电压,VREF是ADC的基准电压(参考电压),Binary(x)为将十进制数x转化成二进制数的函数,n是ADC的输出位数,integer(x)为将二进制数x取整数的函数。l例如:对于一个8位的ADC,如果Vin/VREF =0,(Data)out =00000000。如果Vin/VREF =0.5,(Data)out =10000000。如果Vin/VREF =1,(Data)out =11111111。l(2)

14、ADC的量化误差l由于ADC的输出是离散的数字量,而输入为连续变化的模拟量,所以ADC的输出是存在量化误差的。l图B-1是一个以3位ADC为例的量化误差图示,在这种情况下,量化误差的大小在一个LSB之内,最大误差为1LSB。图B-1 ADC的量化误差l在实用中经常采用对ADC输入补偿1/2LSB电压的方法来减小量化误差,其原理如图B-2所示。l这时量化误差有正有负,但其绝对值却限制在1/2LSB之内。l为了保证在一次转换期间,ADC的输入模拟信号保持不变,在ADC电路之前还应当有一个“采样采样- -保持保持”电路。目前许多ADC集成电路都将采样-保持电路内置在芯片中了。图B-2 补偿法减小量化

15、误差l2.ADCADC的技术参数的技术参数lADC的主要技术参数有:l(1)分辩率(Resolution)l l分辩率分辩率(分解度)是指ADC能够分辩出的最小输入电压数值。一般分辩率也用ADC输出二进制数字的位数位数来表示。例如一个输出位数为8位二进制数的ADC器件,因为28=256,所以理论上它能够分辨出的最小模拟电压为其基准电压值的1/256。l(2)转换速率(Convertion Rate)l l转换速率转换速率是ADC能够完成数据转换的最高速率,其单位为MSPS(M抽样/秒)。l根据信息论中的抽样定理抽样定理,要完成对一个模拟信号的采样,且保证将来能够通过该采样信号恢复原来的信息,则采样速率必须不小于被采样信号上限频率的2倍。 l目前高速ADC的转换速率可达1000MSPS。l(3)DNL(Differential Non-Linearity)l lDNLDNL是反映ADC传输特性非线性非

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 外语文库 > 英语学习

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号