半导体存储器和可编程逻辑器件

《半导体存储器和可编程逻辑器件》由会员分享，可在线阅读，更多相关《半导体存储器和可编程逻辑器件（56页珍藏版）》请在金锄头文库上搜索。

1、第8章 半导体存储器和可编 程逻辑器件 8.1 半导导体存储储器8.2 可编编程逻辑逻辑 器件学习要点w随机存取存储器RAM和只读存储器ROM的 结构、工作原理及存储器容量扩展的方法；w可编程阵列逻辑PAL 、通用阵列GAL的结 构与特点；wCPLD和FPGA的结构特点；w可编程逻辑器件的开发与应用技术。8.1 半导体存储器 w 8.1.1 只读读存储储器u 8.1.2 随机存取存储储器RAMw8.1.3 存储储器容量的扩扩展w存储器是数字计算机和其他数字系统中存放 信息的重要器件，它使数字系统有了记忆能力 ，对数字信息进行有条不紊的运算和处理。w随着大规模集成电路的发展，半导体存储器 因其具

2、有集成度高、功耗低、存取速度快、使 用寿命长等特点，已广泛应用于各种数字系统 中。半导体存储器按功能和存储信息的原理分为：w只读存储器ROM（Read-only Memory）只读存储器是一种只能读但不能写入的存储 器。即使断电，ROM中存放的数据也不会丢失 。故ROM通常用来存放永久性的、不变的数据 。 w随机存取存储器RAM（Read Access Memory ） 随机存取存储器RAM是一种既可读又可写的 存储器。这种存储器断电后，数据将全部丢失， 用于存放一些临时性的数据或中间结果。 8.1.1只读存储器 根据编程和擦除方法的不同，ROM可分为：w掩膜ROMw可编程只读存储器PROMw

3、可擦除可编程只读存储器EPROMw电可擦除只读存储器E2PROMw闪存Flash 等不同类型。 8.1.1只读存储器w1只读存储器ROM的基本结构ROM由地址译码器和存储矩阵和读出电路三部分 组成，结构如图所示。图8. 1 ROM的基本结构图输入的 地址码字单元的地址选 择线，简称字线输出信息 数据线， 简称位线地址译码器作用： 将输入的地址译码成相应的控制信息，利用这个控 制信号从存储矩阵中把指定的单元选出，并把其中 的数据送到读出电路。读出电路的作用： 一是提高存储器的带负载能力； 二是实现对输出状态的三态控制，以便于系统的 总线联接。存储矩阵：存储器的主体部分,由存储单元组成。 一个存储

4、单元只能存储1位二进制数1或0。 存储器的容量可用存储单元的数量来表示一个具有条字线和条位线的存储器，其存储容量为： 存储容量=字线数位线数= 位当 01、10、11时2只读存储器ROM的工作原理以掩膜ROM为例，如图所示为二极管ROM的原理 图，其存储容量为44。 图8. 2 只读存储器ROM原理图 读数读数是根据是根据地址码地址码将指将指 定定存储单元存储单元中的数据读中的数据读 出来。出来。 如 则则 输出则 依次输出 为0110。0010、 1101、011011字线位线交叉处字线位线交叉处接二极接二极 管管，表示存储信息为，表示存储信息为1 1； 无二极管无二极管，表示存储信，表示存

5、储信 息为息为0 0。 用简化的阵列图来表示用简化的阵列图来表示 存储矩阵中的存储信息存储矩阵中的存储信息 每个每个交叉点交叉点表示一个表示一个存存 储单元储单元，有有二极管用黑二极管用黑 点点“ “”表示，该存储单元表示，该存储单元 中存储数据是中存储数据是1 1。无无二极二极 管的不用，意味该存储管的不用，意味该存储 单元中存储的数据是单元中存储的数据是0 0 。3ROM的分类根据编程和擦除的方法不同，ROM可分为:w掩膜ROM w可编程只读存储器PROM（Programmable ROM） w可擦除可编程只读存储器EPROM（Erasable Programmable ROM） w电可擦

6、除只读存储器EEPROM w快闪存储器（Flash Memory） 4. ROM的应用 w例8.1.1 试用ROM实现下列逻辑函数：解：（1） 将函数化为标准与-或式，即：（2）确定存储单元内容。由函数最小项表达式可 知函数有4个存储单元为1，有5个存储单元为1。（3） 画出用ROM实现的逻辑图，如图8. 4所示。5集成电路ROM常用的EPROM典型芯片有 2716（2K8）、2732A（4K8）、 2764（8K8）、27128（16K8）、 27256（32K8）和27512（64K8）等； E2PROM典型芯片有2864（8K8）、 28C010（1兆）、28C020（2兆）等。 EPR

7、OM基本电路结构的差别不大，现以Intel 2716为例，介绍集成电路ROM的结构及其工作 原理。8.1.2 随机存取存储器RAMw随机存取存储器RAM可以在任意时刻，对任 意选中的存储单元进行信息的写入和读出操作 。与只读存储器相比，随机存取存储器最大的 优点是存取方便，使用灵活，缺点是一旦断电 ，所存内容全部丢失。1RAM的基本结构和工作原理w随机存取存储器RAM由存储矩阵、地址译码器和读 写控制电路组成 。图8. 6 RAM的基本结构输入 的地 址码字单元的地址选 择线，简称字线输出信息 数据线， 简称位线w信息的读出和写入是以字为单位的。w为了区别各个不同的字，给每个字都赋予 一个唯一

8、的编号，这个编号称为地址。地址 的选择是通过地址译码器来实现的。w地址译码器分为行地址译码器和列地址译 码器。由它们共同确定欲选择的地址单元。 图8. 7 RAM存储矩阵w如图所示是容量为 10244 （即1K4，有1K个字， 每个字4位）的RAM存储矩阵。 w因 ，故1024个字需要10位二进制地址码。地址码的高地址码的高4 4位经列地址译码位经列地址译码 器译码后产生器译码后产生1616根列选择线，根列选择线， 每根列线同时选中每根列线同时选中4 4位存储单位存储单 元，只有被行选择线和列选择元，只有被行选择线和列选择 线都选中的单元才能被访问。线都选中的单元才能被访问。地址码的低地址码的

9、低6 6 位经行地址译位经行地址译 码器译码后产码器译码后产 生生6464根行选择根行选择 线。线。如输入地址码则位于 和 交点处的字 单元可以进行读写操作，而 其他单元没被选中。1RAM的基本结构和工作原理w数字系统中的RAM一般由多片组成，而系统每次读/ 写时，只对其中的一片（或几片）进行读/写，在每片 RAM上均加有片选信号 ，只有 的RAM芯片才 被选中，可以进行读/写操作， 的RAM芯片，其 I/O端为高阻状态，不能进行任何操作。w读/写操作利用控制信号 来完成，是分时进行的 ，当读/写控制信号 时，执行读操作，将存储单 元里的数据送到输入/输出端上；当 时，执行写 操作，加到输入/

10、输出端上的数据被写入存储单元中。2RAM存储单元的类型根据所采用的存储单元工作原理的不同,随 机存储器分为：w 静态存储器SRAMw 动态存储器DRAM总之，静态 RAM 速度快但价格贵，动态 RAM 要便宜一些，但速度慢。因此，静态 RAM 常用来组 成 CPU 中的高速缓存，而动态 RAM 能组成容量更大 的系统内存空间。 3. 集成静态存储器SRAM 常用的集成静态存储器 SRAM典型芯片有：2114（1K4）、6116（2K8）、6264（8K8）等。以 Intel 2114A为例，介绍一 下SRAM的结构及其工作 原理。 （1）电路结构 。引脚图（2）工作方式 。表8. 2 2114

11、A的工作方式工作 方式 未选选 中1高阻读读操 作01输输出写操 作00输输入8.1.3 存储器容量的扩展在数字系统或计算机中，单片存储器芯片往往不 能满足存储容量的要求，可把若干存储器芯片进行组 合，扩展成大容量存储器。 扩展方法主要有位扩展和字扩展两种。u 位扩展方式：u存储器的字数够用，而每个字的位数不够用 时，通过把地址线并接进行位扩展。u 字扩展方式：u当存储芯片每个字的位数够用，而字数不够 时 ，进行字扩展 。图8. 9 RAM的位扩展2114A的存储容量为1K4，2片扩展成 1K 8位的RAM。图8. 10 RAM的字扩展同时位扩展和字扩展方式存储器芯片的字长和容量均不符合存储器

12、系统的 要求时，将位扩展和字扩展两种方法结合起来，从而 满足存储容量的要求。例如用1K4的2114A芯片扩展成2K8的存储器系 统。由于芯片的字长为4位，因此首先需要采用位扩充 的方法，用两片芯片扩展成1K8的存储器。然后再采 用字扩充的方法来扩充容量，使用两组经过上述位扩 充的1K8的芯片组来完成，即可得到2K8的存储器 系统。8.2 可编程逻辑器件u8.2.1 概 述w8.2.2 低密度可编编程逻辑逻辑 器件及其应应用u8.2.3 高密度可编编程逻辑逻辑 器件及其应应用开发发8.2.1 概 述1PLD器件的发展概况w早期的通用型和专用型：简单且固定不变 ，但因集 成度低且功能有限，所以构成

13、系统时灵活性差，芯片 间往往有大量的连线，最终导致系统可靠性差、费用 高、功耗和体积大等缺点 。w20世纪70年代中期专用集成电路ASIC（Application Specific Integrated Circuit） w可编程逻辑器件PLD（Programmable Logic Device） 器件出现 ：通过设计芯片来实现系统功能，增强了设 计的灵活性，可减少芯片数量、缩小系统体积、降低 功耗、提高系统的速度和可靠性。 w低密度可编程逻辑器件LDPLD 可编程逻辑阵列（PLA） 可编程只读存储PROM 可编程阵列逻辑（PAL） 通用阵列逻辑（GAL）这四种PLD器件结构简单，具有成本低、

14、速度 高、设计简便等优点，但规模较小，难以实现复杂的逻 辑功能。20世纪80年代后期 w高密度可编程逻辑器件HDPLD 复杂可编程逻辑部件CPLD 现场可编程门阵列FPGA等2PLD器件的特点w功能集成度高w开发效率高w系统工作速度快3PLD器件的表示方法逻辑电路通常用逻辑图表示，但传统表示法对大 规模集成电路的描述很困难。因此在PLD器件中有专 用简化表示方法。（2 2）与门表示法）与门表示法 。 （3 3）或门表示法）或门表示法 。 （1 1）输入、输出缓冲器）输入、输出缓冲器 。4PLD器件的基本结构wPLD器件电路的主体是由与门和或门构成的“与阵列 ”和“或阵列”，可以实现组合逻辑函数

15、。输入电路：输入电路：由由缓冲器缓冲器组成，可以使输入信号具有足组成，可以使输入信号具有足 够的驱动能力，并产生互补的原变量和反变量。够的驱动能力，并产生互补的原变量和反变量。 输出电路：输出电路：提供不同的输出结构，可以直接输出（提供不同的输出结构，可以直接输出（ 组合方式），也可以通过寄存器输出（时序方式）组合方式），也可以通过寄存器输出（时序方式） 。输出端一般采用三态输出结构，可以通过三态门。输出端一般采用三态输出结构，可以通过三态门 控制数据直接输出或反馈到输入端。控制数据直接输出或反馈到输入端。8.2.2 低密度可编程逻辑器件及其应用 w低密度可编程逻辑器件有可编程只读存储PROM、 可编程逻辑阵列PLA、可编程阵列逻辑PAL和通用阵 列逻辑GAL。 表8. 3 四种PLD器件的结结构特点表 器件名与阵列或阵列输出电 路编程方式PROM固定可编程固定熔丝 PLA可编程可编程固定熔丝 PAL可编程固定固定熔丝 GAL可编程固定可组态电可檫除1PROM及其应用wPROM由固定的与阵列和可编程的或阵列构成。 解：解： 将函数化为标准与将函数化为标准与- -或式，即：或式，即： 确定存储单元内容。由函数最小项表达式确定存储单元内容。由函数最小项表达式 可知函数和相