《第10章 存储器接口》由会员分享，可在线阅读，更多相关《第10章 存储器接口（39页珍藏版）》请在金锄头文库上搜索。
1、第10章 存储器接口CHAPTER 10 Memory Interface (存储器接口)(P. 332)目的（P. 332）n译码存储器地址，并利用译码器的输出 选择不同的存储器器件。n确定存储器的地址范围。n解释如何将RAM和ROM与微处理器接口 。10-1 MEMORY DEVICES (存储器件)(P. 332)Memory Pin Connections (存储器引脚)(P. 333)10.1存储器件（P. 332）n基于微处理器的计算机系统的内存包括以下两种存储 器：n只读存储器（ROM），永久性地存储驻留在系统中地程序和 数据，即使未接电源，其存储内容也不会改变，也被称为非 易失
2、性存储器。 ROM在计算机外被编程，且一般只能读出数 据。存放系统软件和永久性系统数据。分为掩膜ROM、可编 程只读存储器（PROM）、可擦除可编程只读存储器（EPROM ）、快闪存储器（EEPROM）四种。n随机存取存储器（RAM），即读/写存储器，也被称为易失性 存储器，在接通电源后正常操作下能够被重复读出、写入数 据，但在没有电源的情况下它们不会保留数据。存放临时数 据和应用软件。主要有静态RAM（SRAM）、动态RAM（ DRAM）两种。存储器引脚n地址线n所有存储器件都有地址输入，用来选择存储器件中 的一个存储单元。一个存储器件的地址线个数由其 中的存储单元的数目决定；反之，存储单元
3、的数目 可由地址线的数目来推断。例如，1K个存储单元的 存储器件有10个地址线（A0-A9），如果一个存储 器件有11个地址线，则它有2048（2K）个内部存储 单元。n数据线n通过数据线向存储器件输入数据以便存储，或从存 储器件提取数据以便读出。例如，一个存储器件有 8个I/O线（D0-D7），这意味着这个存储器件在它 的每个存储单元中存储8位数据，这样的一个8位宽 的存储器件常常被称为字节宽存储器。n存储器件的目录表通常用存储单元数乘以每单元的 位数表示存储器件的规格，例如，一个存储器件有 1K存储单元，每单元存储8位数据，则制造商经常 把它的规格写为1K X 8。n选择线n每个存储器件都
4、有一个或几个输入信号用来选择或 允许存储器件。这种输入信号常称为片选（CS）、 片允许（CE）或选择（S）输入。n如果CE、CS或S输入有效（为逻辑0），则存储器件 执行一次读或写操作。如果它是无效的（为逻辑1 ），则存储器件不能进行读或写操作。若存在不止 一个选择线，则所有这些选择线都必须被激活，才 可以读或写数据。n控制线nROM通常只有一个控制输入，而RAM通常有一个或两个控制 输入。nROM上的控制输入通常是输出允许（OE）或是输出选通（G ），它允许数据从ROM的输出数据线上流出。若OE和选择输 入CS均有效，则输出被允许；若OE无效，则输出被禁止。nRAM存储器件有一个或两个控制输
5、入。若只有一个控制输入 ，它常被称为R/W。只有器件被选择输入（CS）选中时，该 控制线选择一次读操作或写操作。若RAM有两个控制输入， 通常被标为WE（或W）和OE（或G）。这里，WE（写允许） 必须有效，才能执行一次存储器写操作，OE必须有效，才能 执行一次存储器读操作。当这两个控制信号线（WE和OE）都 存在时，它们不能同时有效；若两个控制输入均无效（逻辑1 ），则数据既不写入也不读出，数据线处于高阻抗状态。n例1n例238线译码器（74LS138）10.2.4 双24线译码器（ 74LS139）Memory Reference (存储器接口)nTo interface memory t
6、o the microprocessor, there are generally four problems to be solved.nAddress ConnectionsnData ConnectionsnSelection ConnectionsnControl ConnectionsAddress Connections (地址线连接)(P. 344)nThe address connections include chip inner address connections and chip selection address connections.nChip inner ad
7、dress connectionsnConnect the address connections of a memory chip with the microprocessor correspondingly. nFor example, the 2716 EPROM has 11 address ant the 8086/8088 microprocessor has 20. So address connections A10-A0 of 8086/8088 are connected to address inputs A10-A0 of the EPROM.nChip select
8、ion address connectionsnWhen the 8086/8088 microprocessor is compared to the 2716 EPROM, a difference in the number of address connections is apparent-the EPROM has 11 address connections and the microprocessor has 20. There is a mismatch that must be corrected. If only 11 of the 8086/8088s address
9、pins are connected to the memory, the 8086/8088 will see only 2K bytes of memory instead of the 1M bytes that it “expects” the memory to contain.nThe decoder corrects the mismatch by decoding the address pins that do not connect to the memory component.nThe decoders outputs are connected to the chip
10、 selection or enable inputs of the memory.Simple NAND Gate Decoder (简单的与非门译码器)(P. 344)nEXAMPLE 10-1A19 A18 A17 A16 A15 A14 A13 A12 A11IO/MRD8088 数据 总线A0A10O0O7CEOEFIGURE 10-13 A simple NAND gate decoder0027168088 地址 总线 11 1 11 11 1 1A0-A10D0-D70Chip selection address connectionsChip inner address co
11、nnectionsMemorystartingaddressMemoryendingaddressA19A18 A17A16A15A14A13 A12A11A10A 9A 8A 7A6A5A4 A 3A 2A 1A 01 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 11 1 1 1 111 1 1 1Here, the 2K EPROM is decoded at memory address locations FF800H-FFFFFH.The 3-to-8 Line Decoder (74LS138) (3-8线译码器)(
12、P. 346)nEXAMPLE 10-2A0A12 O0O72764OE CERDCE CE CE CE CE CE CEA B C G2A G2B G1A13 A14 A15A16 A17 A18 A19D0-D7A0-A121 1 110 0 00000 000 1 2 3 4 5 6 71# 2# 3# 4# 5# 6# 7# 8#1388088 Address Bus8088 Data BusChip selection address connectionsChip inner address connectionsMemorystartingaddressMemoryendinga
13、ddressA19A18 A17A16A15A14A13 A12A11A10A 9A 8A 7A6A5A4 A 3A 2A 1A 01 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 0 1 1 11 1 1 1 111 1 1 1Here, the 1# 2764 EPROM is decoded at memory address locations F0000H-F1FFFH.nThe 2# 2764 EPROM is decoded at memory address locations F2000H-F3FFFH.nThe 3# 27
14、64 EPROM is decoded at memory address locations F4000H-F5FFFH.nThe 4# 2764 EPROM is decoded at memory address locations F6000H-F7FFFH.nThe 5# 2764 EPROM is decoded at memory address locations F8000H-F9FFFH.nThe 6# 2764 EPROM is decoded at memory address locations FA000H-FBFFFH.nThe 7# 2764 EPROM is
15、decoded at memory address locations FC000H-FDFFFH.nThe 8# 2764 EPROM is decoded at memory address locations FE000H-FFFFFH.10-3 8088 MEMORY INTERFACE (8088和存储器接口)(P. 352)nFIGURE 10-20A0A11 O0O72732OE CERDCE CE CE CE CE CE CEA B C G2A G2B G1A12 A13 A14A16 A17 A18 A198088 Address Bus8088 Data Bus0 1 2
16、3 4 5 6 71# 2# 3# 4# 5# 6# 7# 8#A15IO/M+5V138WAIT1KF8000H-F8FFFH F9000H-F9FFFH FA000H-FAFFFH FB000H-FBFFFH FC000H-FCFFFH FD000H-FDFFFH FE000H-FEFFFH FF000H-FFFFFH164QAQBQCQDQEQFQGQH CLK CLRCLKCLK1wRDY1 AEN1 RDY2WAITREADY8284A 时钟 产生器8086 或 8088READYRD WR INTASI1FIGURE 9-17 A circuit that will cause between 0 and 7 wait statesQAQBQCRDY1RDCLKT1T2TWT3T410-4 8086 MEMORY INTERFACE (8086存储器接口)(P. 360
