数字电路复习(兴湘)

上传人:ldj****22 文档编号:48603446 上传时间:2018-07-18 格式:PPT 页数:60 大小:754.50KB
返回 下载 相关 举报
数字电路复习(兴湘)_第1页
第1页 / 共60页
数字电路复习(兴湘)_第2页
第2页 / 共60页
数字电路复习(兴湘)_第3页
第3页 / 共60页
数字电路复习(兴湘)_第4页
第4页 / 共60页
数字电路复习(兴湘)_第5页
第5页 / 共60页
点击查看更多>>
资源描述

《数字电路复习(兴湘)》由会员分享,可在线阅读,更多相关《数字电路复习(兴湘)(60页珍藏版)》请在金锄头文库上搜索。

1、一、逻辑代数基础 1.1重点和难点 1.1.1逻辑代数与基本逻辑函数 逻辑代数即是用于二值逻辑电路中的布尔代数。 其特点:一是它的所有变量与函数值仅有两个特征值0 和1,具有排中性,它们所表示的是一对互为相反 的差异,它的公式、规则、定理与定义均需用二 值逻辑的因果关系来理解;二是逻辑代数只有三种基本运算,即与、或、 非,对应的即是逻辑与、逻辑或和逻辑非。Date1阜师院数科院1.1.2逻辑代数的基本公式与定理逻辑代数基本公式摩根定理 9A( +B)=AB A+ B=AB吸收率 8=A非非率 7A A=A A+A=A重叠率 6A =0 A+ =1 互补率 51+A=1 0 A=00+A=A 1

2、 A=A0-1率 4A(B+C)=AB+AC A+BC=(A+B)(A+C) 分配率 3A(BC)=(AB)C A+(B+C)=(A+B)+C 结合率 2AB=BA A+B=B+A交换率 1对偶式 基本公式名称序号Date2阜师院数科院逻辑函数的基本定理 1)代入定理例如: 中B用BC代入,则可得:ABC= A+ BC=A+B+CDate3阜师院数科院2)对偶定理 对于任何一个逻辑函数式Y,若将其中的 “*”,换成“+”,“+”换成“*”,1换成0,0换 成1,则的出一个新的函数式Y,把YD称为 函数式Y的对偶式。 原函数式Y与对偶函数式 YD互为对偶函数 ,两个函数相等,则它们的对偶式必相等

3、 。 如上表中的基本公式和对偶式。Date4阜师院数科院3)反演定理 对于任何一个逻辑函数式Y,若将其中的 “*”换成“+”,“+”换成“*”,1换成0,0换成 1,并将原变量换成反变量,反变量换成原 变量,则得出的新的逻辑函数式即为原函 数式的反函数Y。 反演定理应用中要注意的两个问题:1、运算顺序不能变;2、不是一个变量上的非号不变。如 L=A+则,L=A(B+C )DEDate5阜师院数科院逻辑函数的化简 最简逻辑函数的标准 一个逻辑函数可以有多种不同的逻辑表达 式,如与-或式、或-与式、与非-与非式以 及与-或-非式等。不同形式有不同的标准, 但它们很容易转换。所以我们主要介绍最 简与

4、或式。 最简与或式的标准:1、与项的个数最少;2、每个乘积项中的因子也最少。Date6阜师院数科院逻辑函数的代数化简法 例如化简 L=AB+AC+BC+BC+BD+ADE( F+G)L=A(B+C)+BC+BC+BD+ADE(F+G) =A(BC)+BC+BC+BD+ADE(F+G) =A+BC+BC+BD+ADE(F+G)=A+BC+BC+BD 是否最简可用卡若图来检验,如BCD00 01 11 100 10 0 1 11 1 1 0Date7阜师院数科院逻辑函数的卡若图化简 最小项的定义及其性质最小项的定义及其性质 逻辑函数的最小项表达式逻辑函数的最小项表达式 用卡若图表示逻辑函数用卡若图

5、表示逻辑函数 用卡若图化简逻辑函数用卡若图化简逻辑函数1 1、化简的依据、化简的依据2 2、化简的步骤、化简的步骤3 3、无关项和约束条件、无关项和约束条件Date8阜师院数科院例题1 使用卡诺图判断下列两组逻辑函 数Y1和Y2有何关系:Y1=ABC+ABC+ABC+ABCY2=ABC+ABC+ABC+ABC由卡诺图可知,函数Y1和Y2互为反函 数。ABC00 01 11 10 010 0 0 11 0 1 11 1 1 00 1 0 0ABC 0100 01 11 10Date9阜师院数科院例题2 使用卡诺图法将逻辑涵数 Y=m(5,6,7,8,9)+ d(10,11,12 ,13,14,1

6、5)化简成最简与非-与非式ABCD0 0 d 10 1 d 10 1 d d0 1 d d00 01 11 10 00011110Y=C+BD+AD=CBD AD Date10阜师院数科院2.1.2集成逻辑门电路1.1.TTLTTL与非门电路与非门电路YA BDate11阜师院数科院2。TTL与非门的电路特性及主要参数 电压传输特性及输入噪声容限电压传输特性及输入噪声容限VIVOVOH0VNH=VIH-VIHminVNL=VILmax-VILVIHVOHminVILmaxVNHV IHminVILVNLDate12阜师院数科院 输入特性输入特性 Ii=fIi=f(ViVi)=1.0Ii mAV

7、i输入负载特性VRRRoff RONVIHVILMAXVCCT1R输出特性:VO=f(IL)ILVOILIHVOHMINDate13阜师院数科院3.18 试说明在下列情况下,用万用表测量下图的VI2端得 出的电压各为多少?1) VI1悬空;2) VI1接低电平(0.2V);3) VI1接高电平(3.2V);4) VI1经51电阻接地;5) VI1经10K电阻接地。图中的与非门为74系列的TTL电路, 万用表使用5V量程,内阻为20K/V 。vVI1VI2YDate14阜师院数科院传输延迟时间:TPd=1/2(Tphl+Tplh) 3. “3. “线与线与” ” 集电极开路门集电极开路门(OC(

8、OC门门) )。 上拉电阻的计算:VCC -VOL VCC-VOHILM-NIIL NIoH+mIIHRCDate15阜师院数科院三态门(TSL门) 4.CMOS4.CMOS门电路门电路 CMOSCMOS传输门传输门TG。例题:电路如图所示,已知输入信号A、B的波形,试画 出各个输出的电压波形。Date16阜师院数科院ABF1F2F3TTL TTL CMOS100100K51F4100KABABABCMOSAF5 ABF6F1F2F3F4F5F6TTL100K100K1AB11ABABDate17阜师院数科院3 组合逻辑电路 组合逻辑电路在逻辑功能上的特点是:组合逻辑电路在逻辑功能上的特点是:

9、电路在任何时刻产生的稳定的输出信号,电路在任何时刻产生的稳定的输出信号, 仅取决于该时刻的输入信号仅取决于该时刻的输入信号, ,而与输入信号而与输入信号 作用前电路原来的状态无关。作用前电路原来的状态无关。 重点:重点:常用组合逻辑电路的逻辑功能及其应用;常用组合逻辑电路的逻辑功能及其应用; 组合逻辑电路的分析方法与设计方法组合逻辑电路的分析方法与设计方法。Date18阜师院数科院C A=1=1L BCBAL 0000 0011 0101 0110 1001 1010 1100 1111解:L=AB C,其真值表如右 。逻辑功能:判奇电路 CI若加上与门部分后,其功能又是什 么? 例例1 1

10、逻辑电路如下图所示,试分析其逻辑功能。逻辑电路如下图所示,试分析其逻辑功能。Date19阜师院数科院组合逻辑电路设计对于给定要求完成的逻辑功能及选用器件, 设计出相应的逻辑电路。 组合逻辑电路设计步骤组合逻辑电路设计步骤实际逻 辑问题逻辑函数 表达式最简函数 表达式逻辑电路 图适当形式 的式逻辑电 路图化简变换用SSI实现用MSI实现逻辑抽象Date20阜师院数科院例2、 某逻辑函数的真值表给出如下,表中A、B、C、D为 输入,F为输出,试用与非门实现之。要求所用门及输入端 数最少。ABCDF 01111 10000 10010 10100 10111 11000 11011 11101 11

11、111解:ABCD0001111000011110X 11 1XX10XX00XX10F=CD+BD+BC=(CD+BD+BC)=(CD)(BD)(BC)DCB FDate21阜师院数科院常用的组合逻辑电路 编码器编码器执行编码功能的电路执行编码功能的电路 编码编码完成代码与某一系列的数字或完成代码与某一系列的数字或 事物产生一一对应关系的过程。事物产生一一对应关系的过程。 常用的编码器有:二进制编码器、二常用的编码器有:二进制编码器、二- - 十进制编码器、优先编码器等。十进制编码器、优先编码器等。 译码器译码器实现译码功能的电路实现译码功能的电路 译码译码 是编码的逆过程,就是把一个二是编

12、码的逆过程,就是把一个二 值代码转换成一个输出信号。值代码转换成一个输出信号。Date22阜师院数科院译码器-按其用途可分为变量译码器、 码制变换器和显示译码器。 例如3线-8线译码器74LS138的逻辑图如下 :Y0=CBAY1=CBAY2=CBAY7=CBAY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A B C G1 G2A G2B1 1 0 0 变量译码器的特点是:若有n个输入变量, 对应就有 2n 个输出函数。每一个输出函数 就是一个具有n个变量的最小项。Date23阜师院数科院例题:试用两片74LS138扩展成4线-16线译 码器。并加入必要的门电路实现一个判别电 路,输入为4为二

13、进制代码,当输入代码能 被5整除时电路输出为1,否则为0。解:1)、功能扩展。其思路是,在每个瞬间只能 有一块138工作,又由于74LS138的输入使能条件 是G1=1,G2A+G2B=0,因此可用三个使能端中一 个作扩展输入端。一种实现的方法如下图所示。Date24阜师院数科院138扩展为4线-16线译码器的连接图YY0 Y1 Y2 Y3 Y4 Y5 Y6 Y774138 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774138 A B C G1 G2A G2B D0 D1 D2 D3+5VDate25阜师院数科院2)判别电路实现。依题意做出判别电路 输入输

14、出真值表如下: 判别电路真值表判别电路真值表D3 D2D1D0YD3D2D1D0Y 0000110000 0001010010 0010010101 0011010110 0100011000 0101111010 0110011100 0111011111Y=(0,5,10,15)Date26阜师院数科院例题:3/8译码器连接如下图(a)、(b) 试分析其逻辑功能,并指出其名称。Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774138 A B C G1 G2A G2B 1X0 X1 X2地址输入 (a)Y0 Y1 Y2 Y3 Y4 Y5 Y6Y774138 A B C G1 G2A G2B DX0 X1 X2地址输入 (b)Date27阜师院数科院上题图(a)所示电路中,138的G1=1,G2A=0 待传送的脉冲信号加在G2B端上。因此,

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号