数字电路实验课件

《数字电路实验课件》由会员分享，可在线阅读，更多相关《数字电路实验课件（72页珍藏版）》请在金锄头文库上搜索。

1、数字电路与逻辑设计实验任课老师：黄培先、王 宏2011-9实验目的1、了解实验是科学研究、创新的重要方法 与手段。2、培养探索科学精神，掌握科学研究的正 确方法，提高实验能力。3、电类专业知识构架重要基础内容，训练 同学们逻辑思维能力、实践能力、科技文献写 作能力，以及建立工程应用的思维环节。4、本实验课是教科书中第九章内容。实验课的实验 内容以工程应用项目设计形式，开展实验。5、实验内容按项目设计要求分层设计，分离五个相 对独立又有联系的基础实验项目，最后进行系统集成 实验。6、我们认为：这种实验方法即对基本理论知识进行 验证与强化，又建立系统设计的概念；通过对常用的 几种典型集成元器件功能

2、电路进行了基础训练，强化 了在功能电路之间构成关系认识，达到理论知识的全 面贯通，同时加强了系统总体调试的方法训练。为后 续课程的学习奠定良好基础。 实验中重点注意系统设计逻辑概念与结 构，以工程应用的要求来对待实验： 项目设计要求设计系统构架设计 层次协议逻辑时序关系正确选用 搭配元器件 系统调试与改进。实验体系整体说明如下设计项目： 多路巡回显示数据采集系统的设计实验一 TTL门电路逻辑功能 测试及三态输出门应用实验二 中规模组合逻辑芯片的 应用及组合逻辑设计 实验四 存储器的应用 扩展电路 实验五 模数转换器的应用实验三 中规模时序逻辑芯片的 应用及时序电路设计 1、实验基础及方法 2、

3、门电路及分时控制1、译码器及数据选择器 2、组合逻辑芯片数据手册 3、组合逻辑电路的设计1、MSI计数器及分频器 2、时序电路芯片数据手册 3、计数器的应用及其级联功能完善扩展设计1、时序图及其控制关系 2、AD转换器的转换关系 及其使用 1、数码管及其动态显示 2、存储器及其编程文件 3、存储器设计复杂译码器 实验六：多路巡回显示数据采集系统的集成设计数字逻辑实验箱 实验方法介绍实验电路芯片 导线连接示波器、万用表测试芯片检测、8 位逻辑测试测试 电路输入信号开关量、正负单次脉 冲、连续脉冲信号信号源CP脉冲 信号测 试状态 显示数字实验箱（右）介绍电源部分信号源部分芯片检测部分16位 逻辑

4、 电平 显示16位 逻辑 电平 高 低6位BCD码显示共阴、共阳 七段码显示电路搭建区1、用线原则：按连线距离控制线长短； 2、按色连线（易排故障） 红色电源“+” ； 黑色电源“-” ； 黄色时钟； 蓝色输入； 绿色 输出。 3、按长短分类收放； 4、抓线：不能抓、拔线头。数字实验箱导线使用要求控制线距分类放线1、每次实验用芯片在实验 箱安放固定位置，不得 随意调整（多班使用） ； 2、连线时，注意芯片引脚 数与安放插座引脚数， 不同时，芯片连线时上 排引脚要加空孔数； 3、注意电源开关，开机顺 序AC-DC 关机顺序5VDC AC; 4、有部分实验箱信号源供 电需开15DC。数字实验箱实验

5、用芯片使用要求集成块引脚数与IC座引脚不匹配的情况实验 一 TTL门电路逻辑功能测试及 三态输出门应用 一、 实验目的 1、熟悉和掌握综合实验箱的基本操作功能 2、掌握与或非门逻辑功能及多余输入端的处 理方法 3、掌握三态输出门的逻辑功能及典型应用 4、掌握简单组合逻辑电路的设计 二、实验设备及用具1、数字逻辑实验箱 一台 2、双踪示波器 一台 3、万用表 一只 4、74LS002片;74LS54、74LS125各1片; 连接导 线若干 1、 4路（2-3-3-2）输入的与或非门74LS54 介绍逻辑表达式 ：74LS54的逻辑符号和引脚图如图9-1所示 三、实验的基本原理（1）三种状态：高电

6、平、低电平和高阻态。 （2）控制端EN(使能端)：两种使能方式-低电平使能和高电平使能端无效时-输出门处于高阻态，相当于电路与负载断开 。 逻辑符号、引脚图及功能表如图9-2所示2、 三态输出门 - 74LS125介绍3、三态输出门实现多路信息的分时采集 注意：不允许有两个或两个以上三态门 的控制端同 时处于使能状态，因此操作 本实验时，我们设计一个2-4译码器分时 控制使能端 ！电路如图9-3所示四、实验内容及要求1、熟悉综合实验箱的基本功能； 2、掌握“与或非门”逻辑功能的测试及多余输入端 的处理方法 以“与或非门门”74LS54作为测试为测试 器件，正确处处 理多余输输入端（C、D、E、

7、H、I、J），将 简简化，最终实现逻辑终实现逻辑 表达式：多余输输入端状态处态处 理（0、1、悬悬 空）CDEHIJ输输入端输输出端输输入端输输出端 ABFGYABFGY 00001000 00011001 00101010 00111011 01001100 01011101 01101110 01111111表9-3 74LS54逻辑功能测试3、应用三态输出门实现多路信号分时传输（总线传 输）（1）使能控制器的设计（2-4译码器）如前所述，总线传输中三态门的使能端只能一个 有效（即只允许一个EN=0）。当四路分时输出时， 需要设计一个“使能控制器”。设计要求：A：“使能控制器”由两个输入端

8、（A、B）和四个选 通输出端（E0、E1、E2和E3）组成。依据设计要求列 真值表如表9-2，推出E0E3表达式。B、根据E0E3表达式，应用2输入与非门完成“使能 控制器”的电路设计。实验使用的74LS00含四个2输 入与非门，2输入与非门逻辑符号及74LS00引脚图如 图9-4。（2）实现多路信号分时传输的测试 （不要求）结合图9-3及前面设计的“使能控制器”电路完成多路信号分 时传输的电路图，在通道输入端（1A、2A、3A和4A）分别输 入不同的四组连续脉冲信号，通过改变通道选择端（、） 的端口状态，用示波器（注意信号要同步测试）观察并记录总 线输出（Y）的变化。 Q10 00 11 0

9、1 1f=?f=?f=?f=?f=?五、实验步骤1、测试与或非门逻辑的功能根据实验内容的要求画出实验逻辑接线图并连接电路；确认电路电源连接正确后，闭合实验箱的总电源和+5V电源 开关; 合理设置多余输入端C、D、H、I及J的状态，按照表9-3所列 的输入变量，分别测试的相应的输出电平；将C、D、H、I及J的处理状态，测试结果一并记入表9-3中；测试完毕，关闭实验箱的电源。六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；2、在预习报告中设计实验要求的电路及完成实验的逻辑接线 图； 3、整理测试所得数据，总结逻辑门多余输入端的处理方法及 三态输出门的应用；4、总结逻辑电路输入输出波形

10、观察及记录的注意事项；5、通过修改分析图9-3（将1A4A连接在一起作为输入总线 ，1Y4Y独立输出）的功能，了解多位数码管的动态显示原 理。七、实验前准备（预习）： 1、熟悉并画出“与或非门”74LS54芯片引脚 排布，注明多余引脚处理方法（接高电位 或低电位、或悬空）； 2、熟悉并画出“与非门”74LS00芯片引脚排 布，根据设计要求写出E0E3表达式画出 用2片74LS00“使能控制器”逻辑电路图（ 标注芯片编号、引脚编号）。 3、画出记录数据表。实验 二 中规模组合逻辑芯片的应用及 组合逻辑设计 一、实验目的二、实验设备及用具4、74LS 20、74LS138、74LS153各1片连接

11、导线若干。 1、掌握组合逻辑电路的设计与测试方法;2、掌握MSI二进制译码器、数据选择器的逻辑功能及使用方 法; 3、学习并掌握用二进制译码器及数据选择器进行逻辑设计的 方法;1、数字逻辑实验箱 一台;2、双踪示波器 一台;3、万用表 一只;三、实验的基本原理 1、组合逻辑电路设计的基本步骤（1）根据设计任务的要求，列出真值表；（2）用代数式或卡诺图求出最简的逻辑表达式；（3）根据提供的器件类型变换逻辑表达式，画出逻辑电路图；（4）用提供的实验器件构成电路，并用实验来验证设计的正 确性。2、实验元器件1）74LS20 4输入2与非 门2）74LS138 3-8译码器（3）74LS153 4选1

12、数据选择器二进制译码器输出项与非关系(2)二进制译码器的输出:3、二进制译码器设计组合逻辑电路的基本原理最小项取反（译码器输出0有效）(1)逻辑函数标准形式：最小项之和(3)逻辑函数表达式转换（4）可以用多个与非门对同一个二进制译码器输出进行不同 的组合实现多输出组合逻辑函数，如如图所示如图所示4、数据选择器设计单个输出逻辑电路的基本原理 四、实验内容及要求 数据选择器可以很方便地实现单个输出逻辑函数，即具有n 位地址输入的数据选择器，可以产生任何形式输入变量数不大 于n1的组合逻辑函数。将选择端A0An-1作为n个输入变量， 数据输入端D0D2n-1为第n+1个变量的输入或其他形式，即可 实

13、现n+1个变量以下的组合逻辑函数。如4选1数据选择器有2个 选择端可以可实现3个变量以下的组合逻辑函数。运用二进制译码器和数据选择器的知识，设计一个由5名 （含主、副专家）裁判表决控制电路。1、电路功能要求如下：(1) A、B、C、D、E五名裁判，其中A为主裁判，B 、 C、D、E为副裁判；（3）由5位拨动开关分别代表A、B、C、D及E五名裁判的表决 情况，由1位发光二极管亮灭指示表决总结果。（2）当主裁判一名及两名以上（含两名）副裁判认为符合要求 时电路输出（Y）为“1”；反之输出为“0”；2、专家裁判表决器的设计参考思路为了区分74LS138和74LS153的选择输入端，用A0、A1和 A

14、2分别代替74LS138的A0、A1和A2，用A3和A4代替74LS153的 A0和A1。74LS138的输出逻辑表达式为：应用时一般将控制端直接接有效电平，则有74LS153的输出逻辑表达式为：（1）A、B、C、D及E五位专家裁判的选择，有两种方案（即 主裁判为A0A2中的一个，或为A3A4中的一个），如选定A4 主裁判A，则A0A3四个选择端为副裁判；（2）使用数据选择器的输出为表决结果输出端；（3）结合译码器、数据选择器及（1）所述列出真值表。1111111011D31110100010D20000000001D10000000000D0111110101100011010001000Y

15、7Y6Y5Y4Y3Y2Y1Y0Y A2A1A0(CDE) A4A3 (AB)数据选择器设计组合逻辑电路：表达式比较确定各变量 的对应关系D D0 0=D=D1 1=0 D=0 D2 2=(Y=(Y7 7 Y Y6 6 Y Y5 5 Y Y3 3) D) D3 3=Y=Y0 0预习要求：按下设计模块，画出用74LS 20、74LS138、 74LS153芯片设计逻辑电路图及数据记录表。五、实验步骤参照实验一自拟实验步骤，并画出逻辑电路图，及数据表。 六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；2、在预习报告中写出实验电路的设计过程，画出实验数据测 试表格及实验电路图；3、整理测试所得数据，总结二进制译码器及数据选择器的应 用；4、试选A0A3中一个作为主裁判设计电路，比较两种 情况设计的电路优劣；5、考虑如果不常用本实验方法设计，电路该如何设计。实验三 中规模时序逻辑芯片的应用 及时序电路设计 一、实验目的二、实验设备及用具1、掌握MSI计数器和分频器的逻辑功能及使用方法;2、掌握使用MSI计数器设计任意模计数器的方法。1、数字逻辑实验箱 一台；2、双踪示波器 一台； 3、万用表 一只；4、74LS00（1片）、74LS90（2片）、74LS193 （2片）CD4040（1片），连接导线若干。三、