数字电子技术 组合逻辑电路

《数字电子技术 组合逻辑电路》由会员分享，可在线阅读，更多相关《数字电子技术 组合逻辑电路（68页珍藏版）》请在金锄头文库上搜索。

1、第4章 组合逻辑电路 数字电子技术第4章 组合逻辑电路 龙翔第4章 组合逻辑电路 4.1 组合逻辑电路的分析方法数字电路分类：组合逻辑电路和时序逻辑电路。 组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻 的 输入，而与信号作用前电路原来的状态无关； 时序电路逻辑功能特点：任意时刻的输出不仅取决于该时 刻 的输入，而与信号作用前电路原来的状态有关。图4-1 输入、输出组合逻辑电路的框图第4章 组合逻辑电路 图4-1中输出变量与输入变量之间可表示为：组合电路的分析步骤： 1. 由已知的逻辑图，写出相应的逻辑函数式； 2.对函数式进行化简； 3.根据化简后的函数式列真值表，找出其逻辑功能。第4章

2、 组合逻辑电路 例4-1试分析图4-3所示电路的逻辑功能，并指出该电路的用途。 图4-2 例4-1的逻辑图第4章 组合逻辑电路 解：1.由逻辑图，写函数式：2.化简得：3.列真值表：第4章 组合逻辑电路 4.2 组合逻辑电路的设计方法组合电路的设计分为：SSI设计和MSI设计，SSI设计的基 本 单元电路为门电路，MSI设计的基本单元电路为中规模集 成 电路。组合电路的设计步骤： 1. 进行逻辑抽象； 2. 写出逻辑函数式； 3. 选定设计所用器件的类型； 4.化简或变换； 5.画逻辑图。第4章 组合逻辑电路 组合逻辑电路设计过程第4章 组合逻辑电路 例4-2设计一个三变量的多数表决电路。当输

3、入 变量中有两个或两个以上同意时，提议被通过 ；否则，提议不被通过。第4章 组合逻辑电路 解：1.进行逻辑抽象：第4章 组合逻辑电路 2.写出逻辑函数式：3.选定器件类型为小规模集成电路的设计。 4.化简得：5.画逻辑图：第4章 组合逻辑电路 4.3 若干常用的组合逻辑电路4.3.1 编码器 编码器是能够实现编码功能的电路。 1 二进制编码器 1）二进制普通编码器3位2进制编码器框图第4章 组合逻辑电路 逻辑功能：将 编成000代码，将 编成001代码，依 次类推，将 编成111代码。表4-3 3位二进制普通编码器的功能表 第4章 组合逻辑电路 普通编码器的逻辑表达式：化简得：第4章 组合逻辑

4、电路 3位二进制普通编码器的逻辑图 图4.3.2 3位二进制编码器（8线3线编码器）第4章 组合逻辑电路 表4-4 3位二进制优先编码器74LS148的功能表 2）二进制优先编码器第4章 组合逻辑电路 优先编码器的逻辑表达式：YS扩展端逻辑表达式YEX扩展端逻辑表达式第4章 组合逻辑电路 3位二进制优先编 码器的逻辑图 第4章 组合逻辑电路 例4-3试用两片74LS148实现一个16线-4线优先编码器， 将 16个低电平信号编成11110000代码。要求 优先 级最高。第4章 组合逻辑电路 解：第4章 组合逻辑电路 4.3.2 译码器 译码器是能够实现译码功能的电路。 1二进制译码器 1）译码

5、器74LS138 二极管与门阵列组成的3线-8线译码器三位二进制译码器框图第4章 组合逻辑电路 中规模集成3位二进制译码器74LS138 第4章 组合逻辑电路 当 时，控制端有效，输出函数表达 式为：第4章 组合逻辑电路 表4-5 中规模集成3线-8线译码器74LS138的功能表 第4章 组合逻辑电路 例4-4试用两片74LS138实现一个4线-16线译码器，要求 将 4位二进制代码00001111分别译成16个低电平信号。第4章 组合逻辑电路 解：第4章 组合逻辑电路 双二-四译码器74LS139第4章 组合逻辑电路 第4章 组合逻辑电路 2显示译码器 显示译码器:用于驱动显示器的译码器。

6、七段半导体数码管，是由七段独立的发光二极管组成，通 过 这七段独立的发光二极管的不同点亮组合，来显示 十 个不同的数字。(a) 外形图 (b)共阴极 (c) 共阳极 图3-6 半导体数码管 第4章 组合逻辑电路 表4-6 七段显示译码器的真值表第4章 组合逻辑电路 写函数式：化简得：第4章 组合逻辑电路 七段显示译码器7448的逻辑图 第4章 组合逻辑电路 用七段显示译码器7448直接驱动共阴极的七段半导体数码 管的驱动电路：图3-8 七段显示译码驱动电路第4章 组合逻辑电路 ：称为灯测试输入端，低电平有效。当 =0时，数 码 管显示数字8，表明该数码管正常工作；否则，数码管不能 正 常显示。

7、数码管正常显示时，应令端接高电平。：称为灭零输入端，低电平有效，用于将无效的零灭 掉。：称为消隐输入/灭零输出端，均为低电平有 效。 第4章 组合逻辑电路 例4-6设计一个有灭零控制的10位数码显示系统，要求保 留 小数点后一位有效数字。 解：第4章 组合逻辑电路 3. 用74LS138实现多输出逻辑函数的步骤： a) 将待求函数式化成最小项和的形式，并转换成与非-与非 式； b) 画逻辑图。例3-5试用74LS138实现多输出逻辑函数：第4章 组合逻辑电路 解：a)将待求函数式化成最小项和的形式：转换成与非-与非式得：第4章 组合逻辑电路 b)画逻辑图： 令 第4章 组合逻辑电路 4.3.3

8、 数据选择器数据选择器：是能够按照给定的地址将某个数据从一组数 据 中选出来的电路。 1. 双四选一数据选择器74LS153图4-9 双四选一数据选择器74LS153的逻辑图第4章 组合逻辑电路 美国国家半导体公司74HC153内部结构：第4章 组合逻辑电路 美国菲利浦公司74HC153内部结构：第4章 组合逻辑电路 当 =0，即控制端有效时实现数据选择功能，输出逻辑 函 数式：表4-7 双四选一数据选择器74LS153的真值表 第4章 组合逻辑电路 例4-7试用1个双四选一数据选择器74LS153接成1个八选 一 数据选择器。第4章 组合逻辑电路 第4章 组合逻辑电路 2.八选一数据选择器7

9、4LS151图4-9八选一数据选择器74LS151的逻辑图第4章 组合逻辑电路 Motorola 74HC151结构图：第4章 组合逻辑电路 其函数式：表3-8 八选一数据选择器74LS151的真值表A2A1A0YY000D0D0001D1D1010D2D2011D3D3100D4D4101D5D5110D6D6111D7D7第4章 组合逻辑电路 3.用数据选择器实现逻辑函数的步骤： 1）变换。 2）画逻辑图。 例3-8用四选一数据选择器实现函数 。 解：1）变换： 四选一数据选择器的输出函数式：令 ，并代入待求函数式得：第4章 组合逻辑电路 令 所以可得：2）画逻辑图：第4章 组合逻辑电路

10、4.3.4加法器 半加：不考虑进位直接把两个二进制数相加。 全加：考虑低位来的进位，把两个一位二进制数及低位送 来 的进位一起相加。 1一位半加器表4-9 一位半加器的真值表第4章 组合逻辑电路 由表3-14，可得出相应的函数式为画逻辑图：一位半加器的逻辑图图4.3.26 半加器得逻辑电路及逻辑符号逻辑电路逻辑符号第4章 组合逻辑电路 一位半加器的逻辑符号：图3-11 一位半加器的逻辑符号 2一位全加器表4-10 一位全加器的真值表第4章 组合逻辑电路 化简后的函数式为：画逻辑图：图4-34 一位双全加器74LS183的1/2逻辑图第4章 组合逻辑电路 一位全加器的逻辑符号：图4-12 一位全

11、加器的逻辑符号 3串行进位加法器图4-13 四位串行进位加法器的逻辑图 第4章 组合逻辑电路 4. 超前进位加法器第4章 组合逻辑电路 4位超前进位加 法器74LS283图4.3.29第4章 组合逻辑电路 例 设计一个代码转换电路，将十进制的8421码转换成余3码第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 4.3.5 数值比较器数值比较器:能够实现两个二进制数的大小比较功能的电路 。 1一位数值比较器表4-11 一位数值比较器的真值表写函数式：第4章 组合逻辑电路 画逻辑图得： 一位数值比较器的逻辑图图4.3.33第4章 组合逻辑电路 24位数值比较器第4章 组合逻辑电路

12、 第4章 组合逻辑电路 以两片74LS85实现一个8位数值比较器的逻辑图： 第4章 组合逻辑电路 图4-16 8位数值比较器第4章 组合逻辑电路 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象的产生 竞争：是指门电路的两个输入信号同时向相反的逻辑电平 跳 变的现象。 冒险:是指由于竞争的存在，在门电路的输出端可能出现尖 峰 脉冲的现象。图4-17 与门电路的竞争-冒险现象第4章 组合逻辑电路 图4-18或门电路的竞争-冒险现象第4章 组合逻辑电路 4.4.2 竞争-冒险现象的判断只有一个变量状态发生变化情况，电路是否存在竞争-冒险 的 判断方法：看该电路的逻辑函数式在一定条件下，是否能 够 转换成同一个输入信号的“与” 或“或” 的情况，若能，则该 电路存在竞争-冒险；否则，该电路不存在竞争-冒险。 例3-12试判断图3-19所示电路是否存在竞争-冒险，已知 任 何瞬间只有一个变量状态发生变化。 图4-19 例4-12的电路第4章 组合逻辑电路 解：图3-19的逻辑函数式为：当 时，上式可以转换成故该电路存在竞争-冒险。4.4.3 竞争-冒险现象的消除方法由于竞争-冒险，在电路中产生的尖峰脉冲是电路中的噪声 ， 需要设法消除，常用的消除方法有：引入封锁脉冲；引入 选通脉冲；修改逻辑设计；接入滤波电容。