《组合电路的竞争和冒险》由会员分享，可在线阅读，更多相关《组合电路的竞争和冒险（26页珍藏版）》请在金锄头文库上搜索。
1、 前面所分析的逻辑电路，基于输入/输出都是在稳定的逻辑电平下进 行的，没有考虑动态变化状态。实际上，输入信号有变化，或者某个变 量通过两条以上路经到达输出端。由于路经不同，到达的时间就有先有 后，这一现象叫做竞争。一、竞争和冒险 例：一个由两级或非门组成的组合电路。 假设：B = 0, 理想情况下：A 无论如何变化，F0。 实际情况下：输入信号每通过一级门电路都需要一定的延迟时间t pd 。 画出考虑延迟时间的输入/输出波形图。当 ：A 由10,0考虑G1门延迟时间当A由1变为0时，由于考虑了G1门的延迟时 间，在G2门的2个输入端出现了均为0的短 暂时刻，使G2门输出产生了不应有的窄脉 冲，
2、这个窄脉冲称为毛刺。110从波形上可以分为：静态冒险动态冒险静态冒险： 输入信号变化前、后，输 出的稳态值是一样的，只 有输入信号发生变化时， 输出产生毛刺。动态冒险:输入信号变化前、后，输 出的稳态值是不一样的， 并在边沿处产生毛刺。11 0 0动态冒险往往是由静态冒险造成的。引起冒险的原因可分为：函数冒险和功能冒险。001 011在稳态条件下：在动态条件下：A由10,早于B由01的变化 ，即A先到达或门输入端并与变 化前的B相加，经或门传输延迟 时间t pd后，到达F，使F=0。输 出出现偏1冒险。 这种冒险通过改变电路结 构是不能消除的，避免冒险的 方法是，同一时刻只允许单个 输入变量变
3、化。101 110 1AB C000111100111100000当ABC从010111时： 由F的卡诺图可知，在稳定情况下， F(0,1,0)=1F(1,1,1)=1 如果A,C两个输入信号发生变化： 若：C先由01,其路经010011111。 F(0,1,0)=1 F(0,1,1)=0 F(1,1,1)=1产生偏1冒险。110若：A先由01,其路经010110111。 F(0,1,0)=1 F(1,1,0)=1 F(1,1,1)=1不会产生冒险。由以上分析可知： 当有两个或两个以上的输 入信号发生变化时，由于 可能经过的路经不同而产 生的静态冒险称为功能冒 险。&1代数法：卡诺图法： 取样
4、脉冲法 输出端加滤波电路1、代数法：在n变量的逻辑表达式中，给n-1个变量以特定取 值（0,1),表达式仅保留某个具有竞争能力的变量X,使逻 辑表达式变成则实现该表达式的逻辑电路存在冒险。根据逻辑电路图写出表达式。令B=C=1A具有两条路经到达输出端，所以A变量为具有竞争能力的变量。 会产生0冒险。产生偏1冒险，即0冒险。消除冒险的方法： 消除冒险的方法就是消除 产生的条件。 根据包含律可以写出： 令B=C=1 输出F1,不可能出现0冒险。 从本例看出：最简和最佳是一对矛盾两个方面。& 1A BCF&1A BCF&111 1A BCF令B=C=0会产生1冒险消除冒险的方法： 消除冒险的方法就是
5、消除 产生的条件。根据包含律可以写出：令B=C=0输出F0,不可能出现1冒险。1111A BCF1在卡诺图中，函数的每一个与项（或项）对应一个 合并圈，若两个合并圈相切，相切之处会出现冒险。相切处：B=C=1相切处：B=C=0 令B=C=1 产生0冒险 消除冒险的方法： 在相切处增加一个合 并圈BC。令B=C=0 产生1冒险 消除冒险的方法： 在相切处增加一个合并圈B+C。卡诺图法和代数法分析方法完全一样。多个输入发生状态变化时，冒险是难以消除的。当组合 电路的冒险影响了整个系统的工作时，可以采用取样脉冲的 方法加以解决。先判断组合电路 有无冒险产生，若有冒险加取样脉冲与组 合电路相与。取样脉
6、冲仅在输出门处 于稳定值期间到来，保证输出 结果正确，在取样脉冲周期之 外，输出信息无效。取样脉冲法目的是避开 冒险。 & 1A BCF&RC积分电路，是一阶低通 滤波器，能滤除信号中高频分量 ，毛刺就是一个高频分量，加滤 波电路能有效消除毛刺。本章重点掌握：全加器、译码器、数据选择器。小规模集成电路要会分析，会设计。中规模集成电路：要求看懂功能表，熟练应用集成电路。RCViVoViVo本章小结1常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。2上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：
7、使用MSI芯片的个数和品种型号最少，芯片之间的连线最少3用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。习题五7.设计一位二进制数全减电路解：首先列出全减器真值表ABCISCO000001010011100101110111SCO用与非门和异或门实现 要求用2-4译码器及与门实现最后画出用与非门和异或门实现 的全减器逻辑电路图。1&1&=1=1ABCISCO0000000111010110110110010101001100011111最后画出用2-4译码器实现的 一位二进制全减器。0 1 2 3BIN/
8、OCT(1) 1 2EN0 1 2 3BIN/OCT(2) 1 2EN&S1ABC&CO（1)8421BCD码转换为余三码 （2)将余三码转换为8421BCD码加数余三码 A3A2A1A00011010001010110011110001001101010111100被加数B3B2B1B0输出 8421BCD码F3F2F1F000000001001000110100010101100111100010018421BCD吗余三码0011 （0011)补1100+1=11011101110111011101110111011101110111011101（1)8421BCD转换为余三码输入 842
9、1BCD码 B3B2B1B0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001输出 余三码 A3A2A1A0 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100XX10XX101X101X00XX01XX011X010X10XX00XX110X001X11XX11XX000X001X11同理可以得出A2片输入为：A1片输入为：A0片输入为：XX10XX101X101X00XX01XX011X010X10XX00XX110X001X11XX11XX000X001X11A3片输入： A2片输入：A1片
10、输入：A0片输入：0 1 2 3ENY0 1MUX(3)0 1 2 3ENY0 1MUX(2)0 1 2 3ENY0 1MUX(1)0 1 2 3ENY0 1MUX(0)=1&1A3片输入： A2片输入：A1片输入：A0片输入：B3 B21 0EN3 0123EN2 0123MUXY2Y31 02EN0 0123EN1 01 3MUXY1Y01&=120 选1可用5片4选1和1片3-8译码器组成。32 选1可用8片4选1和1片3-8译码器组成。/STA1A0Y 1XX0 000D0 001D1 010D2 011D3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7000011111
11、1100110111111010110111110111110111110011110111101111110111101111110111111111110&1用5片4选1和1片3-8译码器组成的20 选1 数据选择器。16选1需要4位地址码A3,A2,A1,A0。高2位地址A3,A2产生双4选1的选通信号。低2位地址A1,A0作为双4选1的地址码。A3A2/ST1/ST2/ST3/ST4000111011011101101111110A0 A101EN20 1 2 3EN10 1 2 3MUXY1Y2012EN20 1 2 3EN10 13MUXY1Y21练习题：1、已知F(ABCD)=(
12、0,2,8,10,11,14,15),要求在输入 只有原变量的条件下，用最少或非门实现，并画出逻 辑电路图。2、设计一位全加器。要求用2-4译码器及与非门实现， 并画出逻辑电路图。3、分析电路： 写出电路的输出函数F1,F2的逻辑表达式，结果用 最小项之和的形式m来表示。 若要用74138实现四变量函数Y(ABCD)= m(0,5,8,15) 芯片如何连接，画出其电路图。4、组合电路综合应用题试设计一个即能做一位二进制数的全加运算，又能 做一位二进制数的全减运算的组合逻辑电路。根据题意要求，列出真值表。写出电路输出函数的最简与或表达式。画出用74138译码器实现的电路。画出用数据选择器实现的电路。
