《组合逻辑电路简》由会员分享，可在线阅读，更多相关《组合逻辑电路简（23页珍藏版）》请在金锄头文库上搜索。
1、第8章 组合逻辑电路8.18.1 概述概述 8.2 常用组合逻辑电路及其芯片8.2.1 编码器 8.2.2 译码器8.1 8.1 概概 述述8.1.1、组合电路的特点= F0（I0、I1, In - 1） = F1（I0、I1, In - 1） = F1（I0、I1, In - 1）1. 逻辑功能特点电路在任何时刻的输出状态只取决于该时刻的 输入状态，而与电路原来的状态无关。I0 I1In-1Y0 Y1Ym-1组合逻辑 电路第8章 组合逻辑电路3、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，逻辑图，时序图(波形图)2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路(2) 不包含
2、记忆性元件(触发器)，仅由门电路构成8.1.2 组合电路的分析方法和设计方法一、 组合电路的基本分析方法（一）分析步骤逻辑图逻辑表达式化简真值表说明功能（二）分析举例 例 分析图中所示电路的逻辑功能表达式真值表A B CY 0 0 0 0 0 1 0 1 0 0 1 1A B CY 1 0 0 1 0 1 1 1 0 1 1 1110 0 00 0 0功能判断输入信号极性是否相同的电路 一致电路A B C&1解&1&111RGY ZRYGRYYGRGR Y GR Y GZ 0 0 0 0 0 1 0 1 0 0 1 1R Y GZ 1 0 0 1 0 1 1 1 0 1 1 1110 0 10
3、 1 1二、 组合电路的基本设计方法（一） 设计步骤逻辑抽象列真值表写表达式 （化简或变换 ）画逻辑图逻辑抽象：1. 根据因果关系确定输入、输出变量 2. 状态赋值 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表根据所用元器件(分立元件 或 集成芯片)的情况将 函数式进行化简或变换。4. 化简或变换写出逻辑表达式如果在用中规模集成组合电路实现则不用化简（1）设定变量 ：（二） 设计举例例 1 设计一个三人表决的控制电路。解输入 A、B、C ， 输出 Y（2）状态赋值 ：A、B、C = 0 表示 不同意Y = 0 表示 决议未通过1. 逻辑抽象A、B、C = 1 表示 同意Y
4、= 1 表示 决议通过2. 列真值表ABCY 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 0 1 0 1 1 13. 写输出表达式并化简最简与或式最简与非-与非式（用与或门实现）（用与非门实现）如果在用中规模集成组合电路实现则不用化简4. 画逻辑图A BYC 用与非门实现&1&1、半加器8.2 常用组合逻辑电路及其芯片 8.2.1 加法器能对两个1位二进制数进行相加而求得和 及进位的逻辑电路称为半加器。加数本位 的和向高 位的 进位2、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当 于3个1位二进制数相加，求得和及进位的
5、逻辑电路称为全加器 。Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和 ， Ci：向高位的进位。全加器的逻辑图和逻辑符号串行进位加法器 构成构成：把n位全加器串联起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，速度不高。C0S0B0A0C0-1COSCIC1S1B1A1COSCIC2S2B2A2COSCIC3S3B3A3COSCI3. 集成全加器TTL：74LS183 CMOS：C661双全加器1 2 3 4 5 6 714 13 12 11 10 9 8C661C661VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2S
6、i 1Ci-1 2Ci 1Ai1Bi VSS 74LS18374LS183VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地1Ci1COn+1 8.2.3 译码器编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器 (Binary Decoder)输入 n 位二 进制代码如： 2 线 4 线译码器 3 线 8 线译码器4 线 16 线译码器A0Y0 A1An-1Y1Ym-1二进制 译码器输出 m 个 信号 m = 2n半导体数码管显示(LED)液晶显示(LCD)共阳极每字段是一只 发
7、光二极管三、七段显示译码器数码显示器aebcfgdabcdefgR+ 5 VYa A3 A2 A1 A0+VCC+VCC显示 译码器共阳Yb Yc Yd Ye Yf Yg00000 0 0 0 0 0 1000100101 0 0 1 1 1 10 0 1 0 0 1 000110100010101100 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 0 低电平驱动01110 0 0 1 1 1 110000 0 0 0 0 0 010010 0 0 0 1 0 0共阴极abcdefg R+5 VYa A3 A2 A1 A0+VCC显示 译码
8、器共阴Yb Yc Yd Ye Yf Yg 高电平驱动00001 1 1 1 1 1 0000100100 1 1 0 0 0 01 1 0 1 1 0 100110100010101100111100010011 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 1aebcfgd2、集成显示译码器 74LS48引脚排列图驱动共阴极数码管的电路 输出高电平有效功 能 表辅助端的功能如下：辅助端功能（1 ）试灯输入端LT：低电平有效。当LT 0 时，数码管的七段 应全亮，本
9、输入端用于测试数码管的好坏。 （2 ）动态灭零输入端RBI：低电平有效。当LT1、RBI0、0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用 于消隐无效的0 。如数据0034.50可显示为34.5。（3 ）灭灯输入 / 动态灭零输出端RBO：BI/ RBO当BI/作为输入使用，且RBOBI /0RBOBI /作为输出使用时，受控于LT和RBI：当LT1且RBI0 时，RBOBI /0。本端钮主要用于显示多位数字时，多个译码器之间的连接，或此端接 方波使数字闪烁。 时，数码管七段全灭。当10 0 0 0 0 0 0 0 1 0 0 1小数点0 0 1 1 0 1 1 1 0 0 0 0LTRBI RBOA3A2A1A0LTRBI RBOA3A2A1A0LTRBI RBOA3A2A1A0LTRBO RBIA3A2A1A0LTRBO RBIA3A2A1A0LTRBI RBOA3A2A1A0数码显示电路的动态灭零小数部分：低位的RBOBI /与高位的RBI相连 整数部分：高位的RBOBI /与低位的RBI相连 驱动共阳极数码管的电路 输出低电平有效16 15 14 13 12 11 10 9 74LS47 1 2 3 4 5 6 7 8 VCC f g a b c d e A1 A2LT BI/RBO RBI A3 A0 GND
